日志
- 分享 基于Cyclone II Device Hankbook 的几种电压描述(转)
- cycloneII器件的每个bank都有VREF引脚，可用来独立支持任一种基准电压标准，其具有两重功能，如果某一I/Obank不使用基准电压标准，那么VREF引脚作为可用的I/O引脚。每个bank也有专用的VCCIO引脚，每个cycloneII器件都支持1.5V,1.8V,2.5V和3.3V的接口，各个独立的bank也支持不同的I/O电压标准。 每个I/O bank通过 ...
- 分享 通信行业的EMS指什么
- EMS 是 Electronic Manufacturing Service 的缩写，中文意思是电子制造服务。 EMS 是一个新兴行业，它指电子产品品牌拥有者一般只控制核心技术研发和产品销售，而将制造、采购、部分设计以及物流外包给生产厂商。 EMS 术语表 EMSElectronic Message Service&nb ...
- 分享 Quartus警告分析 warning(常遇到的)
- 1.Found clock-sensitive change during active clock edge at time on register "" 原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加 载等)在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后 果为导致结果不正确. 措施:编辑vector source file 2.Verilog HDL assign ...
- 分享 始终相信，机会是留给有准备的人的
- 今年的暑假开始，自己便为自己的工作打算，看各种笔试、面试题，想着如何应对，如何解答，看基础知识，数电、模电，虽然距校园招聘的日子还有两三个月，但也明白，对自己那样一个不起眼的学校，只有提升自己，才能给面试自己的HR们以信心，就那样，心平气和的在学校度过了一个充实的暑假... 九月 九月伊始，学校热闹 ...
- 分享 磁珠与电感的区别，看了就灰常明白了
- 1 、 电感和磁珠都可以用于滤波，但是机理不一样。电感滤波是将电能转化为磁能，磁能将通过两种方式影响电路：一种方式是重新转换回电能，表现为噪声；一种方式是向外部辐射，表现为 EMI （电磁干扰）。而磁珠是将电能转换为热能，不会对电路构成二次干扰。 2 、 电感在低频段滤波性能较好， ...
- 分享 如何区分高速信号和低速信号
- 高速设计区别与低速设计，简单来说，就是分布式系统思维和集总式系统思维的区别。多高信号速度才算高速？在讨论这个问题前，需注意避免进入以下两个误区： 误区一：信号周期频率 F clock 高的才属于高速设计。事实上，设计中需要考虑的最高频率往往取决于信号的有效频率（或称转折频率） F k ...
- 分享 特性阻抗终于50与100的原因？
- 具体参看该论坛帖子： http://www.eda365.com/forum.php?mod=viewthreadtid=2145archiver=1page=1
- 分享 高速PCB布线拓扑-转
- 走线的拓扑结构是指一个网络的布线顺序及布线结构。对于多负载的网络，根据实际情况，选择合适的布线拓扑结构并采取正确的“地”端接方式很重要。通常情形下，PCB走线可以选用如图所示的几种拓扑结构。 具体结构图详见 http://apps.hi.baidu.com/share/detail/15468741 （1）点到点 如图2（a）所示的是点到点的 ...
- 分享 输入电阻和输出电阻（这个解释的好，收藏了）
- 输入电阻和输出电阻（这个解释的好，收藏） 输入电阻是用来衡量放大器对信号源的影响的一个性能指标。输入电阻越大，表明放大器从信号源取的电流越小，放大器输入端得到的信号电压也越大，即信号源电压衰减的少。理论基础： Us= （ Rs+Ri ） ×I 。 Rs 为信号源内阻， Ri ...
- 分享 上下拉电阻问题（比较全面）
- 上拉电阻： 1 、当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平（一般为 3.5V ），这时就需要在 TTL 的输出端接上拉电阻，以提高输出高电平的值。 2 、 OC 门电路必须加上拉电阻，才能使用。 3 、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电 ...
/1 
eetop公众号
创芯大讲堂
创芯人才网