日志

分享【转】基于Verilog HDL流水线的设计: freedom111 2010-3-14 21:50; 在高速通信系统设计中，如何提高系统的工作速度是系统设计成败的关键问题。在通常情况下，提高系统的工作速度有两种方法：其一是采用并行方案设计。传统上，设计方式常采用串行方式，而利用串行方式设计的电路系统的运行速度与 ...; 个人分类: FPGA|7892 次阅读|2 个评论

分享 [转]基于Verilog HDL的异步FIFO设计与实现: freedom111 2010-2-24 22:31; 在现代 IC 设计中，特别是在模块与外围芯片的通信设计中，多时钟域的情况不可避免。当数据从一个时钟域传递到另一个域，并且目标时钟域与源时钟域不相关时，这些域中的动作是不相关的，从而消除了同步操作的可能性，并使系统重复地进入亚稳定状态。在有大量的数据需要进行跨时钟域传输且对数据传 ...; 个人分类: FPGA|2434 次阅读|0 个评论

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

GMT+8, 2024-5-7 05:43 , Processed in 0.010064 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

站长推荐 /1