设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

tcl_tk| 美扬扬| FPGA_Verilog| 转载| matlab| linux| c|

分享 Verilog中文件读写: njithjw 2011-12-21 22:32; integer file_id_wr; initial begin file_id_wr = $fopen("文件路径及文件名","w"); end always @ (posedge clk) begin if (写文件条件) $fwrite(file_id_wr,"%d\n",dividend); else ; end integer fi ...; 个人分类: FPGA_Verilog|5300 次阅读|0 个评论

分享删除指定目录下指定类型的文件: njithjw 2011-12-21 22:03; set prj_dir ; proc file_search {file_dir file_name} { set path_list "" if { == 1} { file attributes $file_name -hidden 0 } if { != ""} { &nbs ...; 个人分类: tcl_tk|712 次阅读|0 个评论

分享查找指定目录下指定类型的文件: njithjw 2011-12-21 21:57; set prj_dir ; set code_dir "$prj_dir"; set code_list w]; proc file_search {file_dir file_name} { set path_list "" if { == 1} { file attributes $file_dir/$file_name -hidden 0 } &nbs ...; 个人分类: tcl_tk|780 次阅读|0 个评论

本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏

1 ... 2 3 4 5 6 7 8 910 / 10 页

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-9 17:08 , Processed in 0.009527 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部