设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

分享《数字系统设计与FPGA应用》撰书。。。。。。: zyyzyy 2011-7-6 14:16; 《有限状态机设计》《AlteraFPGA器件及编程配置》; 个人分类: 随感|777 次阅读|0 个评论

分享敬请期待~~: zyyzyy 2011-6-28 13:26; 592 次阅读|0 个评论

分享如何在最短的时间内复习好《高等数字信号处理》？: zyyzyy 2011-1-2 22:38; 963 次阅读|0 个评论

分享我回来了！！！: zyyzyy 2011-1-2 22:36; 我回来了！！再也不会走丢了！！; 675 次阅读|0 个评论

分享从此爱上科研！: zyyzyy 2010-5-12 10:51; 多读论文，多去验证，多想idea，争取写出自己的牛文！; 1218 次阅读|2 个评论

分享我回来了，可是怎么在所写的日志中贴图呢: zyyzyy 2010-3-4 19:12; 755 次阅读|0 个评论

分享异步fifo设计完整代码,仿真正确-各位达人多提宝贵意见: zyyzyy 2009-9-2 14:47; 刚搞好异步fifo的设计,顶层文件为asynfifo.v module asynfifo(wrclk,rdata,reclk,wdata,wrst_n,rrst_n,wfull,rempty); input wrclk,reclk; input wrst_n,rrst_n; input wdata; output rdata; output wfull,rempty; wire wptr,rptr; wire wfulle,remptye; re_wr_logic re_wr_logic_a(.wrclk(wrclk),.wrst_n(wrs ...; 3441 次阅读|1 个评论

分享异步fifo设计中空满标志的产生:由简单到较复杂(欢迎讨论): zyyzyy 2009-9-1 14:31; 异步 fifo 的设计 : 空满标志的产生方法 : 1, 简单 empty=(wptr ==rptr ; 读指针追上写指针 full=(wptr ==rptr wptr !==rptr ; 写指针转一圈后追上读指针但是读指针和写指针是异步的 , 所以会产生错误 2, 下述方法可解决亚稳态 always @(wptr or ...; 3243 次阅读|0 个评论

本页有 2 篇日志因作者的隐私设置或未通过审核而隐藏

12 / 2 页下一页

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-27 21:58 , Processed in 0.012169 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部