EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

zhaijt_123的个人空间 https://blog.eetop.cn/44376 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

分享 5.1时的照片: 2006-8-23 11:58; 暂无; 544 次阅读|0 个评论

分享 5.1时的照片: 2006-8-23 11:51; 暂无; 547 次阅读|0 个评论

分享挑战30天C/C++ 入门极限系列教程: 2006-8-23 11:48; 天气 : 晴朗心情 : 高兴 http://tech.163.com/special/g/00091ASL/guanningC.html; 622 次阅读|0 个评论

分享 CPLD开发板和FPGA开发板的区别: 2006-8-23 10:20; 天气 : 晴朗心情 : 高兴 ① ＣＰＬＤ更适合完成各种组合逻辑,ＦＰＧＡ更适合于完成时序逻辑。换句话说,ＦＰＧＡ更适合于触发器丰富的结构,而ＣＰＬＤ更适合于触发器有限而乘积项丰富的结构。 ② ＣＰＬＤ的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而ＦＰＧＡ的分段式布线结构决定了其延 ...; 649 次阅读|0 个评论

分享一些有用的国外站点及资源！: 2006-8-23 10:13; 天气 : 晴朗心情 : 高兴 thefollowing links point to some servers containing "non commercial" VHDL models. Note, www.eetop.cn:q8ff5? ...; 1305 次阅读|0 个评论

分享 TTL和CMOS电平: 2006-8-23 10:02; 天气 : 阴雨心情 : 郁闷 TTL和CMOS电平 1，TTL电平：输出高电平2.4V,输出低电平0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平=2.0V，输入低电平=0.8V，噪声容限是0.4V。 2，CMOS电平： 1逻辑电平 ...; 807 次阅读|1 个评论热度 1

12 / 2 页

zhaijt_123

0
周排名
0
月排名
0
总排名
0
关注
1
粉丝
0
好友
1
获赞
11
评论
98
访问数

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-10 06:47 , Processed in 0.085238 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部