axpro的个人空间 https://blog.eetop.cn/424254 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

置顶 ·分享 Xilinx FPGA NVMe主机控制器IP,高性能控制器介绍
2024-1-3 20:49
NVMe Host Controller IP 1 介绍 NVMe Host Controller IP 可以连接高速存储 PCIe SSD ,无需 CPU 和外部存储器,自动加速处理所有的 NVMe 协议命令,具备独立的数据写入 AXI4-Stream/FIFO 接口和数据读取 AXI4-Stream/FIFO 接口,非常适合于超高容量和超高性能的 ...
个人分类: 交流共享|265 次阅读|1 个评论
分享 XILINX FPGA NVME控制器,高性能版本IP介绍应用
2024-3-10 23:01
NVMe Host Controller IP 1 介绍 NVMe Host Controller IP 可以连接高速存储 PCIe SSD ,无需 CPU 和外部存储器,自动加速处理所有的 NVMe 协议命令,具备独立的数据写入 AXI4-Stream/FIFO 接口和数据读取 AXI4-Stream/FIFO 接口,非常适合于超高容量和超高性能的 ...
个人分类: 交流共享|181 次阅读|1 个评论 热度 11
分享 PCIe-DMA多通道/高性能/超低延时/超低抖动视频采集显示
2023-4-18 14:17
1 介绍 基于PCI ExpressIntegrated Block,Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或Scather GatherDMA,提供 fifo /AXI4-Stream用户接口。 基于PCI ExpressIntegrated Block,Multi-Channel PCIe RDMA Subsystem实现了使用DMA Ring缓冲的独立多通 ...
个人分类: 交流共享|546 次阅读|2 个评论 热度 1
分享 Xilinx FPGA多通道PCIe-DMA控制器,1/4/8通道高性能版本IP介绍应用
2022-12-24 20:39
Multi-Channel PCIe QDMARDMA IP 1 介绍 基于 PCI Express Integrated Block , Multi-Channel PCIe QDMA Subsystem 实现了使用 DMA 地址队列的独立多通道、高性能 Continous 或 Scather Gather DMA ,提供 FIFO/AXI4-Stream 用户接口。 基于 PCI Express Integrated Block ...
个人分类: 交流共享|426 次阅读|1 个评论
分享 基于PCIe的多路视频采集与显示子系统
2022-10-31 20:58
基于PCIe的多路视频采集与显示子系统 1 概述 视频采集与显示子系统可以实时采集多路视频信号,并存储到视频采集队列中,借助高效的硬实时视频帧出入队列管理和 PCIe C2H DMA 引擎,将采集到的视频帧实时传递到上位机采集缓冲区。 视频采集与显示子系统使用高效 ...
个人分类: 交流共享|483 次阅读|0 个评论
分享 基于多通道PCIe-DMA的JESD204B AD/DA、CameraLink/SDI采集显示、SRIO/光纤采集回放 ...
2022-9-1 23:01
可交付资料: 1. 详细的用户手册 2. Design File:Post-synthesis EDIF netlist or RTL Source 3. Timing and layout constraints,Test or Design Example Project 4. &n ...
个人分类: 交流共享|524 次阅读|0 个评论
分享 Multi-Channel PCIe QDMA Subsystem
2021-10-30 21:09
Multi-Channel PCIe QDMA Subsystem User Guide.pdf 可交付资料: 1. 详细的用户手册 2. Design File:Post-synthesis EDIF netlist or RTL Source 3. Timing and layout constraints,Test or Design Example ...
个人分类: 交流共享|651 次阅读|0 个评论
分享 PCIe-AXI-Controller
2021-9-17 17:36
PCIe-AXI-Controller PCIe-AXI-Controller 兼容PCI Express Base Specification Revision 3.1,实现PCIe PHY Layer,Data Link Layer以及Transaction Layer的所有功能特性,不仅内置DMA控制器,而且具备AXI4用户接口,提供一个高性能,易于使用,可定制化的PCIe-AXI互连解决方案,同时适用于ASIC和FPGA。 ...
个人分类: 交流共享|786 次阅读|0 个评论
分享 基于Camera Link和PCIe DMA的多通道视频采集和显示系统
2021-4-4 11:02
基于Camera Link和PCIe DMA的多通道视频采集和显示系统 在主机端 PCIe 驱动的控制和调度下,视频采集与显示系统可以同时完成对多个 Camera Link 接口视频采集以及 Camera Link 接口视频回放驱动工作,既可采用行缓存机制(无需帧缓存,无需 DDR ),也可采用帧缓存机制(使用 DDR ),使用 PCIe 接口和主 ...
个人分类: 交流共享|1037 次阅读|0 个评论
分享 基于JESD204B和PCIe DMA的多通道数据采集和回放系统
2021-3-31 23:13
基于JESD204B和PCIe DMA的多通道数据采集和回放系统 在主机端 PCIe 驱动的控制和调度下,数据采集与回放系统可以同时完成对多个 JESD204B 接口 AD 数据的采集以及 JESD204B 接口 DA 回放驱动工作,既可采用行缓存机制(无需帧缓存,无需 DDR ),也可采用帧缓存机制(需要 DDR ),使用 PCIe 接口和主 ...
个人分类: 交流共享|940 次阅读|0 个评论 热度 1
1234下一页
  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 5

    粉丝
  • 7

    好友
  • 2

    获赞
  • 9

    评论
  • 2264

    访问数
关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-24 02:07 , Processed in 0.026922 second(s), 13 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部