axpro的个人空间 https://blog.eetop.cn/424254 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

基于JESD204B和PCIe DMA的多通道数据采集和回放系统

热度 1已有 962 次阅读| 2021-3-31 23:13 |个人分类:交流共享|系统分类:芯片设计| JESD204B, PCIe, DMA

基于JESD204B和PCIe DMA的多通道数据采集和回放系统

在主机端PCIe驱动的控制和调度下,数据采集与回放系统可以同时完成对多个JESD204B接口AD数据的采集以及JESD204B接口DA回放驱动工作,既可采用行缓存机制(无需帧缓存,无需DDR),也可采用帧缓存机制(需要DDR),使用PCIe接口和主机进行数据的传输,设备端内嵌多通道DMA引擎完成多个DA数据的H2CHost to Card)和AD数据的C2HCard to Host)传输,支持MSI中断机制,完全释放主机/CPU/GPU采集&回放的密集任务量,特别适用于高速AD/DA采集和回放的应用。

 

 

内核特性:

1.      多种PCIe驱动:

a)       Xilinx XDMA驱动,WindowsLinux版本

b)       自研驱动,WindowsLinux版本

2.      每个通道的采集和回放DMA地址队列深度大于32

3.      多通道DMA引擎,支持连续式DMA(CDMA)和链式DMA(SGDMA)

4.      支持MSI中断机制,传统的寄存器读写

5.      支持H2CHost to Card)和C2HCard to Host)的全双工数据传输

6.      支持JESD204B接口的ADDA芯片,比如ADS54J60AD9164

7.      支持DDR3-1600DDR4-2400接口的内存颗粒或内存条

8.      自适应PCIe链路速率:PCIe 1.0,PCIe 2.0,PCIe 3.0和PCIe 4.0和宽度:PCIe x1,PCIe x2,PCIe x4,PCIe x8,PCIe x16

9.      支持Xilinx器件:Spartan-6,Virtex-5,Virtex-6,Artix-7,Kintex-7,Virtex-7,Kintex Ultrascale,Virtex Ultrascale

 

 

对外接口:

1.      PCIe接口

2.      DDR3/DDR4接口

3.      JESD204B接口

 

 

性能指标:

1.      PCIe 2.0 x4:DMA Read(C2H)速率大于1750MB/sDMA Write(H2C)速率大于1710MB/s

2.      PCIe 2.0 x8:DMA Read(C2H)速率大于3490MB/sDMA Write(H2C)速率大于3400MB/s

3.      PCIe 3.0 x8:DMA Read(C2H)速率大于6570MB/sDMA Write(H2C)速率大于6410MB/s

4.      64bit DDR3-160072bit DDR3-160064bit DDR4-240072bit DDR4-2400

5.      JESD204Blink1248-lanerate0.5~12Gbps/lane

 

 

资源使用:

1通道CDMA资源使用(XCKU060为例,PCIe 3.0 x8):

1.      LUTs:6265,FFs:14289,BRAM:80,PCIe:1

 

8通道CDMA资源使用(XC7K325为例,PCIe 2.0 x4):

1.      LUTs:14803,FFs:20712,BRAM:75,PCIe:1

 

8通道SGDMA资源使用(XC7K325为例,PCIe 2.0 x4):

1.      LUTs:19055,FFs:27529,BRAM:94,PCIe:1

 

8通道CDMA资源使用(XC7K325为例,PCIe 2.0 x8):

1.      LUTs:20235,FFs:29327,BRAM:55,PCIe:1

 

8通道SGDMA资源使用(XC7K325为例,PCIe 2.0 x8):

1.      LUTs:26432,FFs:38087,BRAM:55,PCIe:1

 

8通道CDMA资源使用(XCKU060为例,PCIe 3.0 x8):

1.      LUTs:18747,FFs:36805,BRAM:78,PCIe:1

 

8通道SGDMA资源使用(XCKU060为例,PCIe 3.0 x8):

1.      LUTs:25886,FFs:51406,BRAM:78,PCIe:1

 

 

可交付资料:

1.      详细的用户手册

2.      Design File:Post-synthesis EDIF netlist or RTL Source

3.      Timing and layout constraints,Test or Design Example Project

4.      技术支持:邮件,电话,现场,培训服务

 

 

联系方式:

Email:neteasy163z@163.com

 

 

数据采集与回放系统结构框图

jesd204b-ad-da-pcie-dma-diag.JPG

系统结构描述:

AD:JESD204B模块负责从AD芯片采集数据,以AXIS接口输出到S2MM模块

S2MM模块负责把采集到的数据写入预设的DDR4缓存区。

SGDMA模块负责把DDR4缓冲区的数据搬移到用户的采集缓冲区,或把用户回访缓冲区的数据搬移到DDR4缓冲区。

MM2S模块负责读取预设的DDR4缓存区的数据回放输出。

DA:JESD204B模块接收MM2S输出的数据,回放到DA芯片

Register Files模块用来配置以及控制S2MM和M2SS模块,并且返回这些模块的状态。

S2MM和M2SS的中断请求发送到Interrupt模块,发出MSI中断。

DDR4控制器完成对4GB-DDR4的读写访问,支持2400MHz主频,72-bit接口宽度,ECC

PCIe Gen3 Integrated Endpoint Block实现PCIe协议规范,支持Gen 3,8-lane endpoint配置

PCIe驱动采用WDF框架来开发,支持win7/win10操作系统。用户应用程序访问采集缓冲区可以获得采集数据,或者把回放数据传输到回放缓冲区进行回放。

 

 

 

 

 

 

1

点赞

刚表态过的朋友 (1 人)

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 5

    粉丝
  • 7

    好友
  • 2

    获赞
  • 12

    评论
  • 2273

    访问数

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-17 01:52 , Processed in 0.017473 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部