设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

叮咚| VCS| Verilog语法| DC| Windows编程|

分享 vcs、dve初学习: ygb_tju 2012-7-3 11:08; 首先，写好你的verilog代码（包括module和testbench）启动vcs $ lm $ vcs top.v addr4.v +v2k -debug -o simv_addr4 如果你不是在源文件的位置启动vcs 需要在.v文件前加上路径 Parsing design file 'top.v' Parsing design file 'addr4.v' Top Level Modules: top No Tim ...; 个人分类: VCS|10744 次阅读|4 个评论

分享 VCS简单实用方法: ygb_tju 2012-7-2 15:07; 天气 : 晴朗心情 : 高兴昨天完成VCS安装，分别在自己的电脑和实验室服务器上装好。安装版本: VCS2010 RED Hat 5 installer 2.8 scl 1.X忘记啦！破解软件也是在咱们论坛下的，真心赞咱们论坛啊！由于昨天晚上和朋友看欧洲杯，昨天的工作量（关于软件的安装回头补上，力求详细）继续今天的工作进展！ V ...; 个人分类: VCS|1592 次阅读|0 个评论

分享验证: ygb_tju 2012-6-30 23:29; 数字电路设计开篇之作 1、大多数人认为只要编译通过，能实现功能就可以啦！？其实远远不是如此简单，验证在设计中具有重要的地位，设计工作每前进一步，都要进行验证验证的目的应该是尽量多的找到代码中的错误，找出的错误越多，验证工作就做的越好 2、何谓验证？什么是验证的等级？验证是分 ...; 个人分类: VCS|801 次阅读|0 个评论

本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-6 17:36 , Processed in 0.009312 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部