日志
- 分享 or1200 mini
- or1200 mini 文件: or1k_soc_mini.zip
- 分享 Verilog -- testbench 读书笔记
- //testbench的波形输出 module top; ... initial begin $dumpfile("./top.vcd"); //存储波形的文件名和路径,一般是.vcd格式. $dumpvars(1,top); //存储top这一层的所有信号数据 $dump ...
- 分享 数字电平标准
- 常用电平标准 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、 RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准 以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH ...
- 分享 数字逻辑中的流水线
- 当组合逻辑路径上的延迟较长时,可用寄存器将其隔开,来提高操作频率. reg_i-------------------comb_logic------------------reg_o reg_i---1/2comb_logic---reg_insert---1/2comb_logic--reg_o 第一组数据从输入reg到输出reg的延迟为T,但其后的数据从输入reg到输出reg的延迟就都降为T/2了. 这是因为当第一组数据到达reg_o ...
- 分享 RTOS uC/OS-II的一点读书笔记
- 重入与不可重入: 可重入函数指当一个函数在被调用时,同时还能被其他函数调用,且不会产生错误. 不可重入函数则不能同时被多次调用,多次调用可能会产生错误. 例子:某函数有一个变量为全局变量,则如果该函数有多个实例在交替运行的话,由于同时存取 同一全局变量,导致该变量被不同实例改变而引起错误. 信号量: 与同一共享数 ...
12
/1 
eetop公众号
创芯大讲堂
创芯人才网