EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

venysky的个人空间 https://blog.eetop.cn/33827 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

分享 Unified Fabric（统一网络）: 2010-10-16 18:00; 数据中心的现状虽然现在越来越多的数据中心拔地而起，而且规模与日俱增，但是建设与管理数据中心从来都不是一件简单的事情，因为能源消耗日趋严重，并且在管理方面日趋复杂。和Unified Fabric相关的管理方面的复杂性，主要有两个方面：网络过多，一个数据中心内，会有多个网络存在，肯定包括普通的数据网络和 ...; 2002 次阅读|0 个评论

分享想你最暖: 2009-3-3 14:30; 风飘飘吹紅了想你的那双眼心跌跌撞撞却在回忆里搁浅彷彿是季节交替了而我却没发现以为是春雨原來是冬雪月光光照亮了爱过我那张脸你清清楚楚的倒映在我心田我的爱像全寄丟了送不到你面前否则為何沒有回一句思念冬天的冰冷里想你最暖想到茫然微笑着泪光闪闪迷路的风雪里想你最暖像撐着一把可以挡住心慌 ...; 579 次阅读|0 个评论

分享情非得已: 2008-10-30 09:38; 难以忘记初次见你一双迷人的眼睛在我脑海里你的身影挥散不去握你的双手感觉你的温柔真的有点透不过气你的天真我想珍惜看到你受委屈我会伤心只怕我自己会爱上你不敢让自己靠的太近怕我没什么能够给你爱你也需要很大的勇气只怕我自己会爱上你也许有天会情不自禁想念只让自己苦了自己爱上你是我情非得 ...; 514 次阅读|0 个评论

分享四大FPGA供应商专家谈FPGA设计诀窍 3: 2008-8-6 14:18; 问：你们建议如何处理全局和本地/区域时钟？ Actel：我们基于闪存的ProASIC3E FPGA系列提供18个专用全局时钟，这意味着大部分设计不会受到时钟的限制。对于区域时钟，这些全局时钟中的12个被局部化到该器件的四分之一区域。那么，FPGA设计师应该如何处理跨越用户设计区域和IP模块的公共全局时钟呢？通常，客户必须在更低 ...; 1562 次阅读|0 个评论

分享四大FPGA供应商专家谈FPGA设计诀窍 2: 2008-8-6 14:17; 问：关于I/O信号分配的处理，你们有什么建议可以提供给客户？应采用什么样的顺序对各种信号类型进行分配？(即从VREF开始，然后高速I/O等) Actel：为了回答这个问题，让我们假设用户正在使用Actel基于闪存的ProASIC3E FPGA。它含有8个专用I/O块，每个块能够被分成5个微型块。这些专用I/O块共享电源电压(输入VMV、输出VCCI ...; 3273 次阅读|0 个评论

分享四大FPGA供应商专家谈FPGA设计诀窍 1: 2008-8-6 14:16; Actel、Altera、Lattice Semiconductor和Xilinx是目前业界最主要的四大FPGA供应商，为了帮助中国的应用开发工程师更深入地了解FPGA的具体设计诀窍，我们特别邀请到了Altera系统应用工程部总监Greg Steinke、Xilinx综合方法经理Frederic Rivoallon、Xilinx高级技术市场工程师Philippe Garrault、Xilinx产品应用工程部高级经 ...; 1413 次阅读|0 个评论

分享 31岁的男人: 2008-7-28 09:56; 序言：不知不觉中，自己已过而立之年，看着镜子里这个三十一岁的男人，不由几多感慨。回头望望来时的路，心里多了一份自然和沉静，少了一些青春不再的那种惶促和感伤。特记之，姑且为序。从不谙世事的毛头小子一路走来，就像一条经历漫长而又曲折的溪流 ...; 767 次阅读|2 个评论

venysky

0
周排名
0
月排名
0
总排名
0
关注
1
粉丝
0
好友
0
获赞
4
评论
257
访问数

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-1 00:35 , Processed in 0.015599 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部