设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

FPGA设计| CycloneII开发板系列| Cyclone开发板系列| CycloneII开发板系列| 日志说明| C/C++程序设计| ARM| 新闻| 日常爱好| FPGA设计基础知识| 模拟电路| 常用的物理和电子学名词解释| matlab基础知识| matlab基础知识| PCB| RF| 雷达|

分享 FPGA和CPLD基本结构: yuedx 2009-10-26 21:50; 一、FPGA的基本结构 FPGA由6部分组成，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。每个单元简介如下： 1.可编程输入/输出单元（I/O单元）目前大多数 ...; 个人分类: FPGA设计基础知识|4639 次阅读|2 个评论

分享同步FIFO的Verilog代码: yuedx 2009-10-25 22:39; http://www.edabc.net/blog/?uid-20-action-viewspace-itemid-584 http://www.edabc.net/blog/?uid-26-action-viewspace-itemid-602 /****************************************************** A fifo controller verilog description. ...; 个人分类: FPGA设计基础知识|4343 次阅读|4 个评论

分享 IC设计中逻辑综合的一般步骤及相关基本概念: yuedx 2009-10-19 11:04; http://www.52rd.com/Blog/Detail_RD.Blog_hitlsg_8398.html 综合概述综合中的延迟及关键路径图 1 中给出了常见的两个寄存器 R1 和 R2 之间的时序路径。 R1 和 R2 分别具有延迟 Tck-q 和 Tsetup ， TM 和 TN 分别是 M 和 N 逻辑具有的延迟。 B ...; 个人分类: FPGA设计|2863 次阅读|2 个评论

分享 Lniux文件系统操作命令：: yuedx 2009-10-18 22:51; 文件系统操作命令： 1. cat：可以显示文件的内容（经常和more搭配使用），或将多个文件合并成一个文件。 2. chgrp：用来改变文件或目录所属的用户组，命令的参数以空格分开的要改变属组的文件列表，文件名支持通配符，如果用户不是该文件的所有者，则不能改变该文件的所属组。 3. chmod：用于改变文件或目 ...; 个人分类: 日常爱好|1752 次阅读|2 个评论

分享基于FPGA的多种分频设计与实现，Verilog硬件描述语言，FPGA，半整数分频器: yuedx 2009-10-18 10:40; http://www.cnemb.com/bencandy-53-40095-1.htm 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方 ...; 个人分类: FPGA设计基础知识|5856 次阅读|15 个评论

分享 FIR和IIR比较(有限冲击响应和无限冲击响应): yuedx 2009-10-14 09:33; FIR和IIR比较(有限冲击响应和无限冲击响应) 从性能上进行比较 " 从性能上来说，IIR滤波器传输函数的极点可位于单位圆内的任何地方，因此可用较低的阶数获得高的选择性，所用的存贮单元少，所以经济而效率高。但是这个高效率是以相位的非线性为代价的。选择性越好，则相位非线性越严重。相反，FIR滤波器却可 ...; 个人分类: 日常爱好|3357 次阅读|1 个评论

分享试说明RISC与CISC异同.计算机体系结构采用这两种指令系统的依据是什么?: yuedx 2009-10-14 09:23; CISC是英文“Complex Instruction Set Computer”的缩写，中文意思是“复杂指令集”，它是指英特尔生产的x86（intel CPU的一种命名规范）系列CPU及其兼容CPU（其他厂商如AMD,VIA等生产的CPU），它基于PC机(个人电脑)体系结构。这种CPU一般都是32位的结构，所以我们也把它成为IA-32 CPU。（IA: Intel Architecture，Intel ...; 个人分类: 日常爱好|1624 次阅读|0 个评论

分享～～～建立时间与保持时间（两个寄存器的详细分析）: yuedx 2009-9-18 10:22; 标签：建立时间保持时间建立时间与保持时间时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确 FPGA 设计中决定系统时 ...; 个人分类: FPGA设计基础知识|5607 次阅读|2 个评论

分享 nmos阈值是多少: yuedx 2009-9-18 10:20; MOS管的阈值电压等于backgate和source接在一起时形成channel需要的gate对source偏置电压。如果gate对source偏置电压小于阈值电压，就没有channel。一个特定的晶体管的阈值电压和很多因素有关，包括backgate的掺杂，电介质的厚度， gate材质和电介质中的过剩电荷。每个因素都会被简单的介绍下。 Bakegate的掺杂 ...; 个人分类: 模拟电路|3367 次阅读|2 个评论

分享 MOS晶体管: yuedx 2009-9-18 09:28; 目录 http://baike.eccn.com/eewiki/index.php/MOS%E6%99%B6%E4%BD%93%E7%AE%A1#MOS.E6.99.B6.E4.BD.93.E7.AE.A1.E7.9A.84.E8.B7.A8.E5.AF.BCgm 1 MOS晶体管 2 MOSFET的结构 3 MOS管的模型 4 工作特点 5 MOS管的开通过程 6 MOS晶体管的最 ...; 个人分类: 日常爱好|5856 次阅读|0 个评论热度 1

1 2 345 6 7 8 9 10 ... 29 / 29 页下一页

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-6 06:41 , Processed in 0.020047 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部