设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

FPGA设计| CycloneII开发板系列| Cyclone开发板系列| CycloneII开发板系列| 日志说明| C/C++程序设计| ARM| 新闻| 日常爱好| FPGA设计基础知识| 模拟电路| 常用的物理和电子学名词解释| matlab基础知识| matlab基础知识| PCB| RF| 雷达|

分享 SPI概述: yuedx 2009-3-26 14:49; SPI概述 SPI：高速同步串行口。3～4线接口，收发独立、可同步进行. SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种 ...; 个人分类: FPGA设计|1555 次阅读|1 个评论

分享 DDR-Ⅱ与DDR-Ⅲ（zz）: yuedx 2009-3-26 14:30; 作为DDR的接班人，DDR-Ⅱ在规范制定之初就引起了广泛的关注，进入2002年，三星、Elpida、Hynix、Micron等都相继发布了DDR -Ⅱ芯片（最早由三星在5月28日发布），让人觉得DDR-Ⅱ突然和我们近了。可是，DDR-Ⅱ规范却一直没有正式公开，在JEDEC上仍只有一篇ATi 技术人员写的，在目前看来有些内容都已过时的简要介绍。 ...; 个人分类: FPGA设计|3427 次阅读|0 个评论

分享关于晶振的一些知识: yuedx 2009-3-26 14:23; 1. 我发现在使用晶振时会和它并一个电阻 , 一般 1M 以上 , 我把它去掉 , 板子仍可正常工作 , 请问这个电阻有什么用 ? 可以不用吗 ? 这个电阻是反馈电阻，是为了保证反相器输入端的工作点电压在 VDD/2 ，这样在振荡信号反馈在输入端 ...; 个人分类: FPGA设计|2055 次阅读|0 个评论热度 1

分享 TTL电平与CMOS电平: yuedx 2009-3-26 14:21; 1 ， TTL 电平：输出高电平 2.4V, 输出低电平 0.4V 。在室温下，一般输出高电平是 3.5V ，输出低电平是 0.2V 。最小输入高电平和低电平：输入高电平 =2.0V ，输入低电平 =0.8V ，噪声容限是 0.4V 。 2 ， CMOS 电平： 1 逻辑电平电压接近于电源电压， 0 逻辑电平接近于 ...; 个人分类: FPGA设计|908 次阅读|0 个评论

分享上下拉电阻的总结: yuedx 2009-3-26 14:12; 上拉电阻： 1 、当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平（一般为 3.5V ），这时就需要在 TTL 的输出端接上拉电阻，以提高输出高电平的值。 2 、 OC 门电路必须加上拉电阻，才能使用。 3 、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4 、在 COMS 芯 ...; 个人分类: FPGA设计|750 次阅读|0 个评论

分享关于IIC总线: yuedx 2009-3-26 13:58; 1、物理层 IIC用于将微控制器连接到系统的总线。它只使用两条线：串行数据线（SDL）用于数据传送，串行时钟线（SCL）用于指示什么时候数据线上是有效的数据。微处理器可以以主控器和受控器方式连接到IIC上SDL和SCL线上。总线设计成多主控器总线结构。 2、电路接口总线不规定使用 ...; 个人分类: FPGA设计|987 次阅读|0 个评论

分享 IIC总线原理与设计: yuedx 2009-3-26 13:49; I2C总线原理及应用实例 I2C(Inter－Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线产生于在80年代，最初为音频和视频设备开发，如今主要在服务器管理中使用，其中包括单个组件状态的通信。例如管理 ...; 个人分类: FPGA设计|2099 次阅读|2 个评论热度 1

分享 IIC总线: yuedx 2009-3-26 13:42; 即 I2C ，一种总线结构。 IIC 是作为英特尔 IC 的互补，这种总线类型是由菲利浦半导体公司在八十年代初设计出来的，主要是用来连接整体电路( ICS ) ，IIC是一种多向控制总线，也就是说多个芯片可以连接到同一总线结构下，同时每个芯片都可以作为实施数据传输的控制源。这种方式简化了信号传输总线。例如：内存中的 SPD ...; 个人分类: FPGA设计|556 次阅读|0 个评论

分享 Stratix器件中的差分和单端I/O标准: yuedx 2009-3-26 09:23; Stratix™器件支持各种差分和单端标准，易于同背板、主处理器、总线、存储器件和3D图形控制器相连接。Stratix器件系列为设计者提供了多达116个高速差分I/O通道，其中多达80个通道为840Mbps的操作进行了优化。每个I/O通道都包括专用串行/解串器（SERDES）电路，便于实现高速接口标准如POS-PHY L ...; 个人分类: FPGA设计|2023 次阅读|0 个评论

分享 Cyclone II系列FPGA器件: yuedx 2009-3-26 08:52; 1.问：Cyclone II系列器件是什么？答：Cyclone II系列器件是Altera低成本Cyclone系列的第二代产品，Cyclone II FPGA 的成本比第一代Cyclone 器件低30%，逻辑容量大3倍多。Cyclone II器件采用TSMC 经验证的90nm 低K 绝缘材料工艺技术，是业界成本最低的FPGA。 Cyclone II器件容量有4608~68416个逻辑 ...; 个人分类: FPGA设计|4022 次阅读|0 个评论

1 2 3 4 567 / 7 页下一页

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-27 17:00 , Processed in 0.022310 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部