设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

FPGA设计| CycloneII开发板系列| Cyclone开发板系列| CycloneII开发板系列| 日志说明| C/C++程序设计| ARM| 新闻| 日常爱好| FPGA设计基础知识| 模拟电路| 常用的物理和电子学名词解释| matlab基础知识| matlab基础知识| PCB| RF| 雷达|

分享 EP2C8芯片及图片: yuedx 2010-2-27 15:06; 1.简介 FPGA核心板是为大学生电子设计竞赛度身定制的低成本入门级套件。通过配合扩展板不但可以完成基本的逻辑门电路试验，还可以实现Altera公司的32位Nios2处理器IP软核。本项目来源于原信息产业部某研究所内部前期验证FPGA外围接口电路，以及部分图象处理算法而设计。后来受到东南大学部分学 ...; 个人分类: FPGA设计基础知识|3595 次阅读|5 个评论

分享 SPI串行总线接口的Verilog实现: yuedx 2009-10-26 22:20; 在SOC设计中,利用EDA 工具设计芯片实现系统功能已经成为支撑电子设计的通用平台.并逐步向支持系统级的设计方向发展。而且,在设计过程中,越来越强调模块化设计。 SPI总线是Motorola公司提出的一个同步串行外设接口,具有接口线少、通讯效率高等特点。本文给出的是利用Verilog HDL实现的SPI总线模块,该模 ...; 个人分类: FPGA设计基础知识|6011 次阅读|3 个评论

分享 FPGA和CPLD基本结构: yuedx 2009-10-26 21:50; 一、FPGA的基本结构 FPGA由6部分组成，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。每个单元简介如下： 1.可编程输入/输出单元（I/O单元）目前大多数 ...; 个人分类: FPGA设计基础知识|4633 次阅读|2 个评论

分享同步FIFO的Verilog代码: yuedx 2009-10-25 22:39; http://www.edabc.net/blog/?uid-20-action-viewspace-itemid-584 http://www.edabc.net/blog/?uid-26-action-viewspace-itemid-602 /****************************************************** A fifo controller verilog description. ...; 个人分类: FPGA设计基础知识|4333 次阅读|4 个评论

分享基于FPGA的多种分频设计与实现，Verilog硬件描述语言，FPGA，半整数分频器: yuedx 2009-10-18 10:40; http://www.cnemb.com/bencandy-53-40095-1.htm 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方 ...; 个人分类: FPGA设计基础知识|5848 次阅读|15 个评论

分享～～～建立时间与保持时间（两个寄存器的详细分析）: yuedx 2009-9-18 10:22; 标签：建立时间保持时间建立时间与保持时间时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确 FPGA 设计中决定系统时 ...; 个人分类: FPGA设计基础知识|5601 次阅读|2 个评论

分享华为_内部培训资料大全: yuedx 2009-8-24 10:56; http://www.cnttr.com/28719 1：华为_大规模逻辑设计指导书资源： http://bbs.baishutang.cn/thread-6232-1-1.html 2：华为_FPGA设计流程指南资源： http://bbs.baishutang.cn/thread-10152-1-1.html 3：华为_Vhdl设计风格和实现资源： http://bbs.baishutang.cn/thread-10162-1-1.html 4：华为_Veril ...; 个人分类: FPGA设计基础知识|2796 次阅读|9 个评论

分享数字电路常识（面试）: yuedx 2009-4-3 11:04; 交越失真：又称小信号失真，在输入信号幅度很小时，进入了输入特性的弯曲段，是乙类推挽功放电路中静态电流过小所致。方法是适当提高静态电流。小功率放大器静态电流在2-4mA(如收音机功放)，大功率功放可选十多mA。饱和失真：静态工作点过大，在信号正半周进 ...; 个人分类: FPGA设计基础知识|3802 次阅读|0 个评论

分享 FPGA设计的四种常用思想与技巧！！: yuedx 2009-4-2 10:14; FPGA 设计的四种常用思想与技巧（一） FPGA/CPLD 的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍一些常用的设计思想与技巧，包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。希望本文能引起工程师们的注意，如果能有意识地利用这些原则指导日后的设计工作，将取得事 ...; 个人分类: FPGA设计基础知识|1596 次阅读|1 个评论

分享如何提高系统运行速度！！: yuedx 2009-4-2 10:13; 提高同步系统的运行速度　同步电路的速度是指同步时钟的速度。同步时钟愈快，电路处理数据的时间间隔越短，电路在单位时间处理的数据量就愈大。我们先来看一看同步电路中数据传递的一个基本模型：如下图图1 （Tco是触发器时钟到数据输出的延时；Tdelay是组合逻辑的延时 ...; 个人分类: FPGA设计基础知识|1306 次阅读|0 个评论

12 / 2 页下一页

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-27 17:26 , Processed in 0.018263 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部