日志

分享 post-simulation相关问题及解决方法: jxli99 2017-10-25 18:26; 1.PR后的timing rpt没有时序违反，那sdf里负的hold 是什么意思，是好是坏？ setup,hold的本质是数据不能在clock变化的周围变化, 否则会出错, 把在clock前的叫setup, clock后的叫hold, 其实是一个窗口 (violation window). 但是由于一个触发器内部本身也有delay, 假如data path没delay, clock path有delay, 那 ...; 个人分类: 验证|7120 次阅读|2 个评论热度 4

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

GMT+8, 2024-4-28 12:59 , Processed in 0.010472 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

站长推荐 /1