日志

定位Error: (vsim-3601)

已有 2070 次阅读| 2012-10-25 09:27 |个人分类:设计经验

在modelsim下仿真出现：Error: (vsim-3601) Iteration limit reached at time

1. 传统办法，在仿真中切支路赋值仿真逼近法

2. DC综合法，将代码放在DC中综合，出现信息“Information：Timing loop detected.(OPT-150)”的地方即是造成仿真错误vsim-3601的点~

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

GMT+8, 2024-5-4 03:16 , Processed in 0.024658 second(s), 15 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网