高速PCB设计讨论

最近整理了几篇文章，介绍信号完整性的一些基本概念的，做为一个引子，有什么不对的，请指正，也希望大家能共同讨论一下高速设计的问题。

1、信号完整性基本概念
   信号完整性（Signal Integrity，简称SI）是指在信号线上的信号质量。主要的信号完整性问题包括反射、振铃、地弹、串扰等。
   源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。
   信号的振铃（ringing）和环绕振荡（rounding）由线上过度的电感和电容引起，振铃属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中，如时钟等，振铃和环绕振荡同反射一样也是由多种因素引起的，振铃可以通过适当的端接予以减小，但是不可能完全消除。
   在电路中有大的电流涌动时会引起地弹(Ground bounce)，如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面（0V）上产生电压的波动和变化，这个噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。
    振铃和地弹都属于信号完整性问题中单信号线的现象（伴有地平面回路）。串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。

2 常见的信号完整性问题及原因
问题             可能原因                     解决方法                     变更的解决方法
过大的上冲       终端阻抗不匹配               终端端接                     使用上升时间缓慢的驱动源
直流电压电平不好 线上负载过大                 以交流负载替换直流负载       使用能提供更大驱动电流的驱动源
过大的串扰       线间耦合过大                 使用上升时间缓慢的主动驱动源 在被动接收端端接, 重新布线或检查地平面
传播时间过长     传输线距离太长, 没有开关动作 替换或重新布线, 检查串行端接 使用阻抗匹配的驱动源, 变更布线策略

3、信号完整性问题仿真概述
可以利用先进的EDA信号完整性工具来仿真实际物理设计中的各种参数，对电路中的信号完整性问题进行深入细致的分析。
利用EDA信号完整性工具分析SI问题主要流程包括布线前/布线后SI分析以及系统级SI分析等。布线前SI分析主要目的是根据设计对信号完整性与时序的要求在布线前帮助设计者选择元器件、调整元器件布局、规划系统时钟网络和确定关键线网的端接策略。布线后的SI分析主要是分析布线结果是否满则设计要求，如果不满足，则根据实际情况重新调整布局布线或者设计要求。SI分析与仿真工具不仅可以对一块PCB板的信号流进行分析，而且可以对同一系统内其它组成部分如背板、连接器、电缆及其接口进行分析。
仿真模型主要有spice模型和行为级模型。
IBIS（Input/Output Buffer Information Specification）模型是一种基于V/I曲线的对I/O BUFFER快速准确建模的方法，是一种行为级的模型。它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振铃和串扰等高频效应的计算与仿真。
IBIS本身只是一种文件格式，它说明在一标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用IBIS模型的仿真工具来读取。
IBIS是一种简单直观的文件格式，很适合用于类似于Spice（但不是Spice，因为IBIS文件格式不能直接被Spice工具读取）的电路仿真工具。它提供驱动器和接收器的行为描述，但不泄漏电路内部构造的知识产权细节。换句话说，销售商可以用IBIS模型来说明它们最新的门级设计工作，而不会给其竞争对手透露过多的产品信息。
IBIS提供两条完整的V－I曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。V－I曲线的作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应的建模能力。
由上可知，IBIS模型的优点可以概括为：
 在I/O非线性方面能够提供准确的模型，同时考虑了封装的寄生参数与ESD结构；
 提供比结构化的方法更快的仿真速度；
 可用于系统板级或多板信号完整性分析仿真。可用IBIS模型分析的信号完整性问题包括：串扰、反 射、振铃、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS尤其能够对高速振铃和串扰进行准确精细的仿真，它可用于检测最坏情况的上升时间条件下的信号行为及一些用物理测试无法解决的情况。
当然，IBIS不是完美的，它也存在以下缺点：
l IBIS不能理想地处理上升时间受控的驱动器类型的电路，特别是那些包含复杂反馈的电路；
l IBIS缺乏对地弹噪声的建模能力。IBIS模型2.1版包含了描述不同管脚组合的互感，从这里可以提取 一些非常有用的地弹信息。它不工作的原因在于建模方式，当输出由高电平向低电平跳变时，大的地弹电压可以改变输出驱动器的行为。
主要的IBIS实用工具有：
l IBISCHK，是IBIS模型的语法分析器，用来检查IBIS模型的语法错误；
l S2iplt，此工具可以以图形方式显示IBIS模型的V/I曲线，它是属于UNIX版本的；
l S2IBIS，此工具可以将现有的HSPICE、PSPICE或SPICE3模型转换为IBIS模型；
l Visual IBIS Editor，是Hyperlynx公司开发的基于Windows平台的IBIS模型编辑、语法检查及V/I 曲线显示工具。

3、信号发射与端接技术
3.1、 信号反射的形成
传输线上的阻抗不连续会导致信号反射，我们以理想传输线模型来分析与信号反射有关的重要参数。理想传输线L被内阻为R0的数字信号驱动源VS驱动，传输线的特性阻抗为Z0，负载阻抗为RL。
理想的情况是当R0＝Z0＝RL时，传输线的阻抗是连续的，不会发生任何反射，能量一半消耗在源内阻R0上，另一半消耗在负载电阻RL上（传输线无直流损耗）。如果负载阻抗大于传输线的特性阻抗，那么负载端多余的能量就会反射回源端，由于负载端没有吸收全部能量，故称这种情况为欠阻尼。如果负载阻抗小于传输线的特性阻抗，负载试图消耗比当前源端提供的能量更多的能量，故通过反射来通知源端输送更多的能量，这种情况称为过阻尼。欠阻尼和过阻尼都会引起反向传播的波形，某些情况下在传输线上会形成驻波。当Z0＝RL时，负载完全吸收到达的能量，没有任何信号反射回源端，这种情况称为临界阻尼。从系统设计的角度来看，由于临界阻尼情况很难满足，所以最可靠适用的方式轻微的过阻尼，因为这种情况没有能量反射回源端。
只要 根据传输线的特性阻抗进行终端匹配，就能消除反射。从原理上说，反射波的幅度可以大到入射电压的幅度，极性可正可负。当RL<Z0时，ρL<0，处于过阻尼状态，反射波极性为负；当RL>Z0时，ρL>0，处于欠阻尼状态，反射波极性为正。
当从负载端反射回的电压到达源端时，又将再次反射回负载端，形成二次反射波
3.2、阻抗匹配与端接方案
4.2.1、典型的传输线端接策略
由以上分析可知，在高速数字系统中，传输线上阻抗不匹配会引起信号反射，减小和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配，从而使源反射系数或负载反射系数为零。
传输线的端接通常采用两种策略：（1）使负载阻抗与传输线阻抗匹配，即并行端接（2）使源阻抗与传输线阻抗匹配，即串行端接。即如果负载反射系数或源反射系数二者任一为零，反射将被消除。从系统设计的角度，应首选策略1，因其是在信号能量反射回源端之前在负载端消除反射，即使ρL＝0，因而消除一次反射，这样可以减小噪声、电磁干扰（EMI）及射频干扰（RFI），而策略2则是在源端消除由负载端反射回来的信号，即使ρS＝0和ρL＝1（负载端不加任何匹配），只是消除二次反射，在发生电平转移时，源端会出现持续时间为2TD的半波波形，不过由于策略2实现简单方便，在许多应用中也被广泛采用。两种端接策略各有其优缺点。 
（1）并行端接
并行端接主要是在尽量靠近负载端的位置加上拉和/或下拉阻抗以实现终端的阻抗匹配。
（2）串行端接
串行端接是通过在尽量靠近源端的位置串行插入一个电阻RS（典型10Ω到75Ω）到传输线中来实现的，如图8所示。串行端接是匹配信号源的阻抗，所插入的串行电阻阻值加上驱动源的输出阻抗应大于等于传输线阻抗（轻微过阻尼）。
这种策略通过使源端反射系数为零从而抑制从负载反射回来的信号（负载端输入高阻，不吸收能量）再从源端反射回负载端。
串行端接的优点在于：每条线只需要一个端接电阻，无需与电源相连接，消耗功率小。当驱动高容性负载时可提供限流作用，这种限流作用可以帮助减小地弹噪声。串行端接的缺点在于：当信号逻辑转换时，由于RS的分压作用，在源端会出现半波幅度的信号，这种半波幅度的信号沿传输线传播至负载端，又从负载端反射回源端，持续时间为2TD（TD为信号源端到终端的传输延迟），这意味着沿传输线不能加入其它的信号输入端，因为在上述2TD时间内会出现不正确的逻辑态。并且由于在信号通路上加接了元件，增加了RC时间常数从而减缓了负载端信号的上升时间，因而不适合用于高频信号通路（如高速时钟等）。
4.2.2、多负载的端接
在实际电路中常常会遇到单一驱动源驱动多个负载的情况，这时需要根据负载情况及电路的布线拓扑结构来确定端接方式和使用端接的数量。一般情况下可以考虑以下两种方案。
如果多个负载之间的距离较近，可通过一条传输线与驱动端连接，负载都位于这条传输线的终端，这时只需要一个端接电路。如采用串行端接，则在传输线源端加入一串行电阻即可，如图9a所示。如采用并行端接（以简单并行端接为例），则端接应置于离源端距离最远的负载处，同时，线网的拓扑结构应优先采用菊花链的连接方式。

如果多个负载之间的距离较远，需要通过多条传输线与驱动端连接，这时每个负载都需要一个端接电路。如采用串行端接，则在传输线源端每条传输线上均加入一串行电阻。如采用并行端接（以简单并行端接为例），则应在每一负载处都进行端接。

3.2.3、 不同工艺器件的端接策略
阻抗匹配与端接技术方案随着互联长度和电路中逻辑器件的家族在不同也会有所不同，只有针对具体情况，使用正确适当的端接方法才能有效地减小信号反射。
一般来说，对于一个CMOS工艺的驱动源，其输出阻抗值较稳定且接近传输线的阻抗值，因此对于CMOS器件使用串行端接技术就会获得较好的效果。而TTL工艺的驱动源在输出逻辑高电平和低电平时其输出阻抗有所不同，这时，使用并行戴维宁端接方案则是一种较好的策略。ECL器件一般都具有很低的输出阻抗，因此，在ECL电路的接收端使用一下拉端接电阻（下拉电平需要根据实际情况选取）来吸收能量则是ECL电路的通用端接技术。
当然，上述方法也不是绝对的，具体电路上的差别、网络拓扑结构的选取、接收端的负载数等都是可以影响端接策略的因素，因此在高速电路中实施电路的端接方案时，需要根据具体情况通过分析仿真来选取合适的端接方案以获得最佳的端接效果。

4 、串扰分析
4.1、串扰的基本概念
串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰。过大的串扰可能引起电路的误触发，导致系统无法正常工作。串扰是由电磁耦合形成的，耦合分为容性耦合和感性耦合两种。容性耦合是由于干扰源（Aggressor）上的电压变化在被干扰对象（Victim）上引起感应电流从而导致的电磁干扰，而感性耦合则是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的电磁干扰。因此，信号在通过一导体时会在相邻的导体上引起两类不同的噪声信号：容性耦合信号与感性耦合信号。
我们一般把处于被分析的信号源称为被干扰对象（Victim），而干扰它的相关驱动源成为干扰源（Aggressor），当干扰源状态变化时，会在被干扰对象上产生一串扰脉冲，在高速系统中，这种现象很普遍。
4.2、针对串扰的几点重要结论
首先，串扰具有如下特性：
_ 串扰是线间的信号耦合，在串扰存在的信号线中，干扰源常常也是被干扰对象，而被干扰对象同时也是干扰源；
_ 串扰分为后向串扰和前向串扰两种，传输线上任意一点的串扰为二者之和。对于有着理想的地平面的带状传输线，由于它对于感性耦合和容性耦合有着很好的平衡，因此感性耦合与容性耦合产生的电流大小相等、方向相反，从而使得前向串扰相互抵消，反向串扰相对加强。而对于非理想地平面或微带传输线，由于感性耦合的影响要大于容性耦合，从而使得前向串扰极性为负、幅值变大；
_ 串扰大小与线间距成反比，与线平行长度成正比；
_ 串扰随电路中负载的变化而变化，对于相同的拓扑结构和布线情况，负载越大，串扰越大；
_ 串扰与信号频率成正比，在数字电路中，信号的边沿变化（上升沿和下降沿）对串扰的影响最大，边沿变化越快，串扰越大；
_ 反向串扰在低阻抗驱动源处会向远端反射；
_ 对于多条平行线的情况，其中某一线上的串扰为其它各条线各自对其串扰的综合结果，某些情况下，串扰可以对消；
_ 对于传输周期信号的信号线，串扰也是周期性的。

其次，针对以上这些串扰的特性，可以归纳出几种减小串扰的主要方法：
_ 加大线间距，减小线平行长度，必要时可以以jog方式走线；
_ 高速信号线在满足条件的情况下，加入端接匹配可以减小或消除反射，从而减小串扰；
_ 对于微带传输线和带状传输线，将走线高度限制在高于地线平面10mil以内，可以显著减小串扰；
_ 在布线空间允许的条件下，在串扰较严重的两条线之间插入一条地线，可以起到隔离的作用，从而减小串扰。

5、Gbps的数据速率的信号完成性考虑
当数据速率超过Gbps后，和传统的信号完整性考虑是不相同的。这时主要考虑有几个个方面的：差分信号及其走线、均衡和预加重。
5.1差分信号及其走线
这时走线都是以差分线的形式，主要考虑的是阻抗匹配，串绕（特别是在连接器部分的信号串绕）。
5.2均衡和预加重
由于数据速率的提高，材料损耗的问题变得突出起来，这时需要选择高频材料。同时使用均衡和预加重的方法实现长线传输。
除了上面的问题外，电源完整性问题也很重要，包括去偶电容的选择，有时甚至需要使用买阻，电源地层的配置等等。