EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

fanghongk1的个人空间 https://blog.eetop.cn/223546 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

分享关于同步设计: 2009-4-24 13:29; 数字电路中 , 时钟是整个电路最重要、最特殊的信号。第一 , 系统内大部分器件的动作都是在时钟的跳变沿上进行 , 这就要求时钟信号时延差要非常小 , 否则就可能造成时序逻辑状态出错 . 第二 , 时钟信号通常是系统中频率最高的信号 . 第三 , 时钟信号通常是负载最重的信号 , 所以要 ...; 个人分类: FPGA|393 次阅读|0 个评论

fanghongk1

0
周排名
0
月排名
0
总排名
0
关注
2
粉丝
0
好友
0
获赞
0
评论
155
访问数

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-7 20:00 , Processed in 0.024644 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部