1. tapeout : 也可以写成tape-out 是指提交最终GDSII文件给Foundry 工厂做加工。 

备注：较早期，电子电路的布局Layout 与光罩Mask 等要交给后段生产的最终资料，都是存放在磁带（tape）当中~

2. GDSII：是一个数据库文件格式，用于版图的数据转换，它是一个二进制文件，它可以用作制作光刻掩膜版。

  生成的版图需要经过一系列检查流程：

       设计规则检查（design rule checking DRC）: 通常会对宽度、间距、面积等进行检验；

        电路布局验证（layout versus schematic LVS）: 将原始电路图的网表与版图中提取出来的电路图的网表加以比较；

        版图参数提取（PEX）：从生成的版图中 提取关键参数，如：寄生电阻，寄生电容，寄生耦合电容参数等；

        电学规则检查（electrical rule checking ERC）：检查是否存在通路、短路等情况；

3. MPW : （multi project wafer）多项目晶圆；

                将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，制造完成后，每个设计都可以得到数十片芯片样品，这个过程也  被称为Shuttle

                这个数量对于原型（Prototype）设计阶段的实验，测试已经足够，且费用由所有参加MPW的项目按照芯片面积分担，极大的  降低产品开发风险，且降低开发成本；

4. Full Mask ： 全掩膜的意思，制造流程中的全部掩膜都为某个设计服务，只有在设计完全有把握成功并且准备大批量生产，商用的时候                          才会采用Full Mask ；

5. CP测试：Chip Probing  晶圆测试，处于晶圆制造和封装之间，晶圆(Wafer)制作完成后，成千上万的裸DIE（未封装的芯片）规则分布 满整个Wafer ,通过探针将裸露的芯片与测试机连接；

6. FT测试：Final Test 封装后成品FT测试，常应用与功能测试、性能测试和可靠性测试中，检查芯片功能是否正常，以及在封装过程中是  否有缺陷产生，主要设备：自动测试设备（ATE）+机械臂（Handler）+仪器仪表，硬件有：测试板（Loadboard）+测试插                  座（Socket）

7.DIE： 一片Wafer上的一小块晶片晶圆体成为DIE，单个完整的集成电路器件，封装后就成为一个芯片（Chip）;

8.Chip：封装厂将DIE加个外壳封装成可以焊在电路板上的芯片称为Chip；

晶圆术语（晶圆表面各部分名称）

1. 芯片（chip,die）、器件、电路、微芯片（microchip）或条码（bar）；所有这些名词指的是在晶圆表面占大部分面积的微芯片图形。

2. 划片线（scribe line ，saw line）或街区（street，avenue）：这些区域是在晶圆上用来分隔不同芯片之间的间隔区。

3. 工程试验芯片（engineering die），测试芯片（test die）：这些芯片与正式器件芯片或电路芯片不同，它包括特殊的器件和电路模块用于对晶圆生产工艺的电性测试。

4. 边缘芯片（Edge die）：在晶圆的边缘上的一些掩膜残缺不全的芯片而产生的面积损耗。

5. 晶圆的晶面（wafer crystal plane）：图中的剖面标示了器件下面的晶格构造，图中显示的器件边缘和晶格构造的方向是确定的。

6. 晶圆的定位边（wafer flat）/凹槽（notche）

芯片术语（晶圆表面各部分名称）

1. 双极型晶体管
   

2. 电路的特定编号

3. 为连接芯片与管壳而备的压焊点

4. 压焊点上的一小块污染物

5. 金属导线

6. 划片线（芯片间的分割线）

7. 独立无连接的元件

8. 掩膜版对准标记

9. 电阻