EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

zqzd2881的个人空间 https://blog.eetop.cn/1792354 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

分享使用Verilog描述硬件的基本设计单元是模块（module）: 2022-5-31 19:16; 使用Verilog描述硬件的基本设计单元是模块（module）。构建复杂的电子电路，主要是通过模块的相互连接调用来实现的。模块被包含在关键字module、endmodule之内。实际的电路元件。Verilog中的模块类似C语言中的函数，它能够提供输入、输出端口，可以实例调用其他模块，也可以被其他模块实例调用。模块中可以包括组合逻辑部 ...; 356 次阅读|0 个评论

zqzd2881

0
周排名
0
月排名
0
总排名
0
关注
0
粉丝
2
好友
0
获赞
0
评论
访问数

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-18 21:08 , Processed in 0.033362 second(s), 16 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部