把吻给了烟的个人空间 https://blog.eetop.cn/1780399 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

TSMC40nm工艺的toplevel.scs首次使用出现的问题

热度 1已有 481 次阅读| 2023-6-6 16:39 |个人分类:工具使用|系统分类:芯片设计

第一次打开toplevel.scs只有top_tt这一个Corner的section。其他的工艺角和MC都需要自己添加:

@M9L36[LUQ$L92`C3S~T3BS.png


去看了TSMC65nm的文件,是包含其他的:

)OC$Z6_FEE)87D)Q6IAH}2T.png


根据top_tt的section,模仿着加入后,还是会报错。原因是fs和sf的include的文件里面电容电感和电阻没有fs和sf,所以改用tt的:

A`U{KUO9%`5]LWRH@2K_$N5.png


完整的toplevel.scs应该如下:

image.png

可以去看一下fs和sf的include的usage文件:

image.png








1

点赞

刚表态过的朋友 (1 人)

发表评论 评论 (1 个评论)

回复 DYC001 2024-1-14 13:30
请问这个是您手动输入的toplevel吗 ,我在文件夹下没有找到

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 3

    关注
  • 3

    粉丝
  • 1

    好友
  • 8

    获赞
  • 10

    评论
  • 16

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 04:27 , Processed in 0.015208 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部