日志

Pre-sim & Post-sim

已有 6250 次阅读| 2010-9-8 10:42 |个人分类:设计心得

1. Pre-sim (pre-layout):

(1) clock & reset/set network是设置为ideal

(2) data path由synthesis的sdf反标得到delay

目的是对netlist进行一些function 验证和初步的timing验证。

2. Post-sim (post-layout):

(1) clock & reset/set tree已经产生，sdf中包含了相关信息。

Simulation中可能碰到的vioaltion： recovery / removal violation，setup / hold violation，width（for example: clock/reset width过小(有glitch)，导致问题）。

GMT+8, 2024-5-6 09:10 , Processed in 0.025413 second(s), 14 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网