路科验证的个人空间 https://blog.eetop.cn/rockeric [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

分享 UVM通信篇之四:通信管道应用
2018-1-28 13:37
在上一节《单向、双向及多向通信》中,读者们了解TLM通信的具体实现方式,而这些通信有一个共同的地方即都是端对端的方式,同时在target一端需要实现传输方法,例如put()或者get()。这种方式在实际使用过程中也不免会给用户带来一些烦恼: 如何可以不自己实现这些传输方法,同时可以享受到TLM的好处 对于monito ...
个人分类: 验证系统思想|7733 次阅读|0 个评论
分享 UVM通信篇之三:单向、双向及多向通信(下)
2018-1-28 13:34
多向通信(multi-directional communication) 多向通信这个概念听起来容易让读者产生歧义,因为这种通信方式解决的仍然是两个组件之间的通信,而不是多个组件之间的通信方式。毕竟,多个组件的通信方式仍然可以由基础的两个组件之间的通信方式来构建。这里的多向通信指的是,如果initiator与target之间的相同TLM端口超 ...
个人分类: 验证系统思想|2323 次阅读|0 个评论
分享 UVM通信篇之二:单向、双向及多向通信(上)
2018-1-28 13:30
上一节已经通过一个实例,帮助读者们了解建立TLM通信的几个步骤。首先,需要明确initiator和target的区分,明白哪个组件首先发起了request,其次需要再按照transaction的流动方向划分producer和consumer,然后按照前后两种划分的组合,就知道使用哪一种TLM端口类型。当然,在从initiator到target包括中间穿过的层次,都应 ...
个人分类: 验证系统思想|4747 次阅读|0 个评论
分享 UVM通信篇之一:TLM通信概论
2018-1-28 13:22
在目前SoC设计的几大挑战当中,最令人关注的莫过于: 爆炸性增长的复杂度(然而被互联网大佬们无视还号称要硬件免费的表示这真得受到了一万点伤害) 快速面向市场的压力(路桑在通信芯片这个ICer最容易“绝顶”的细分领域) 天价的流片费用和项目资金压力(一次流片失败恐怕创业小公司就要关门了) ...
个人分类: 验证系统思想|6890 次阅读|0 个评论 热度 1
分享 UVM结构篇之四(终):构建环境的内经
2018-1-13 18:59
在上一节如何建立MCDF子模块以及顶层环境复用方案的介绍中,读者们可以看到在发送测试序列之前,首先需要创建一个结构化的环境。如果我们将环境建立的核心要素拆解开来,那么它们可以分为下面四个部分: 单元组件的自闭性 递归创建 通信端口连接 顶层配置 单元组件的自闭性 自闭性指的 ...
个人分类: 验证系统思想|2891 次阅读|0 个评论
分享 UVM结构篇之三:把DUT装进TB分几步?(下)
2018-1-13 18:47
MCDF顶层验证环境方案一 如果参照SV篇章的MCDF顶层环境集成方式,也可以将上述的各个模块的UVM环境作为子环境集成复用到顶层。那么,顶层验证环境的结构图大致如下: 从这个图可以看到,MCDF的顶层验证环境分别复用了模块验证环境的如下组件: reg_master_agent chnl_master_agent fmt_slav ...
个人分类: 验证系统思想|3357 次阅读|0 个评论
分享 UVM结构篇之二:把DUT装进TB分几步?(上)
2018-1-13 18:40
在SV篇章中,四位verifier们需要给MCDF(Multiple Channel Data Formmater)设计搭建验证环境,进而利用这些模块的验证组件在顶层可以完成集成复用。伴随着他们对UVM机制和组件家族的掌握,他们也开始将原有SV验证组件移植到UVM组件中。 如果回顾之前对于MCDF的功能介绍,就可以知道MCDF的主要功能便是将输入端的 ...
个人分类: 验证系统思想|3727 次阅读|0 个评论
分享 UVM结构篇之一:组件家族
2018-1-13 18:31
在我们之前《SV组件实现篇》中,那几位verifier们分别就着MCDF的几个模块实现了验证环境的组件。这些验证组件的按照功能的需要,分别称之为激励器(stimulator)、监测器(monitor)和检查器(checker)。这三个核心的组件与验证环境的三个关键特性对应,即激励、监测和检查。在过往的那么多的验证方法学中,都有与其对应 ...
个人分类: 验证系统思想|7578 次阅读|0 个评论
分享 Synophys SystemVerilog Lab 全部文件
2017-9-12 21:34
文件: router.zip 文件: lab6.zip 文件: lab5.zip 文件: lab4.zip 文件: lab3.zip 文件: lab1.zip 文件: lab2.zip
个人分类: Synopsys SV 实验|6371 次阅读|2 个评论 热度 1
分享 Synophys SystemVerilog Lab1
2017-9-6 18:45
Synophys SystemVerilog Lab1 文件: lab1.zip
个人分类: Synopsys SV 实验|3933 次阅读|2 个评论
  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 292

    粉丝
  • 25

    好友
  • 51

    获赞
  • 47

    评论
  • 33901

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-3 12:46 , Processed in 0.022097 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部