设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

分享 Connections to DUT Interfaces（从Connect/TwoKingdomsFactory开始）: ee_king 2018-9-27 16:52; Connect/TwoKingdomsFactory Abstract/base Class Abstract / base类被定义为测试平台中agent的一部分。在此示例中，它是基类driver，包括用于连接到wishbone总线agent ...; 535 次阅读|0 个评论

分享 Connections to DUT Interfaces（从Connect/VirtInterfaceConfigPkg开始）: ee_king 2018-9-27 14:11; Connect/VirtInterfaceConfigPkg Setting Virtual Interface Properties in the Tesbench using a Package 使用config_db API向test class提供虚拟接口信息的替代方法 ...; 855 次阅读|0 个评论

分享 Connections to DUT Interfaces（从Connect/VirtInterfacePackage开始）: ee_king 2018-9-27 11:03; Connect/VirtInterfacePackage Setting Virtual Interface Properties in the Testbench with Packages 将实际接口引用分配给测试平台内的虚拟接口句 ...; 560 次阅读|0 个评论

分享 Connections to DUT Interfaces（从Config/VirtInterfaceConfigDb开始）: ee_king 2018-9-27 09:21; Config/VirtInterfaceConfigDb Setting Virtual Interface Properties in the Testbench with the Configuration Database using the config_db API & ...; 869 次阅读|0 个评论

分享 Connections to DUT Interfaces（从Connect/Virtual Interface开始_2）: ee_king 2018-9-26 16:52; Setting Virtual Interface Properties in the Testbench 【此处需一幅图】可能会问这样的问题：“为什么不让agent直接从DUT获取连接信息？为什么 ...; 1121 次阅读|0 个评论

分享 Connections to DUT Interfaces（从Connect/Virtual Interface开始）: ee_king 2018-9-26 14:36; Connect/Virtual Interface irtual Interfaces 虚拟接口是一个动态变量，它包含对静态接口实例的引用。对于所有意图和目的，可以将其视为SystemVerilo ...; 1179 次阅读|1 个评论

分享 Connections to DUT Interfaces（从ParameterizedTests开始）: ee_king 2018-9-26 11:07; ParameterizedTests Introduction 配置test environment时，有两种情况，SystemVerilog参数是唯一可用的选项 - 类型参数和用于指定位向量大小的参数。由于SystemV ...; 544 次阅读|0 个评论

分享 Connections to DUT Interfaces（从Connect/SystemVerilogTechniques开始）: ee_king 2018-9-26 08:51; Connect/SystemVerilogTechniques Introduction and Recommendations SystemVerilog通常提供四种不同的通信方式或实例之间的连接：ports，指针，Verilog分层路径和共享变量。对 ...; 639 次阅读|0 个评论

分享 Connections to DUT Interfaces（从SVCreationOrder开始）: ee_king 2018-9-21 16:19; SystemVerilog Instance Worlds 在生成UVM测试平台，特别是DUT - 测试平台之间通信时，了解SystemVerilog的两个不同“实例领域”之间的差异以及创建事物的顺序是有帮助的。 ...; 914 次阅读|0 个评论

分享 Connections to DUT Interfaces（从DUT-TB Configuration开始）: ee_king 2018-9-21 14:08; DUT-TB Configuration Parameter sharing between the DUT and Testbench 当DUT和/或相关接口被参数化时，参数值几乎总是在测试平 ...; 1411 次阅读|0 个评论

1 2 3 456 7 8 / 8 页下一页

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-2 07:00 , Processed in 0.015704 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部