日志

co-simulation时地的处理

已有 253 次阅读| 2023-4-24 19:00 |个人分类:基础知识|系统分类:芯片设计

co-simulation时，把版图生成的symbol代入到原理图仿真。上图粗线是带理想地的结果，细线是不带理想地的结果。带理想地更接近实际情况。

在cadence做版图后仿时也一样，calibre生成的版图symbol，地是一定会留出port，在原理图里进行连接的。

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

GMT+8, 2024-5-14 18:29 , Processed in 0.013500 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网