日志

分享 VHDL调用verilog模块，接口类型不一致报错，如何解决？: karyen 2022-6-16 11:05; VHDL文件A，调用Verilog文件B A文件中： b：in integer range 0 to 11; signal l : integerrange 0 to 11; signal m : integerrange 0 to 11; u_B: B port_map( ...; 个人分类: VHDL|713 次阅读|0 个评论热度 1

分享 VHDL语法相关: karyen 2022-2-14 18:20; VHDL中的＆是拼接！！不是＂与＂运算的意思花费大半天才找出来这个错。。。; 个人分类: VHDL|527 次阅读|0 个评论

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

GMT+8, 2024-5-2 16:31 , Processed in 0.009458 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

站长推荐 /1