日志

分享奇数分频的Verilog实现: 2017-7-9 19:43; 从功能上来说，时钟分频电路主要分为整数分频和小数分频，而整数分频又分为奇数分频和偶数分频。小数分频笔者还没有了解透，所以这次在这里不做说明，等笔者后面熟练掌握了小数分频再补上。下面主要讲整数分频（这里讲的整数分频的占空比都是50% ） ...; 个人分类: 数字IC|2983 次阅读|2 个评论

分享阻塞赋值和非阻塞赋值: 2016-9-14 17:30; 在always语句块中，verilog语言支持两种类型的赋值：阻塞赋值和非阻塞赋值。阻塞赋值使用“=”语句；非阻塞赋值使用“=”语句。注意，千万不要将这两种赋值方法与assign赋值语句混淆起来，assign赋值语句根本不允许出现在always语句块中。位于begin/end块内的多条阻 ...; 个人分类: 数字IC|1444 次阅读|0 个评论