日志
- 分享 xilinx中DCM和PLL的区别
- http://www.cnblogs.com/xiaoyangshanren/p/5443405.html
- 分享 【原创--持续更新】基于FPGA的视频叠加系统设计
- 2017年3月28日 项目要求： 基于FPGA实现视频叠加系统。 接收来自摄像头A和B的输入，叠加后通过HDMI输出到显示器上。以A输入为底图，B输入缩小后叠加在A上，实现画中画的效果。B可在A的任意位置叠加。 输出要求：帧率60，分辨率大于1024*768。 & ...
- 分享 PCIe的TLP格式
- http://blog.sina.com.cn/s/blog_6472c4cc0102dscl.html
- 分享 使用Xilinx K7 KC705开发板调试PCIe中的问题【持续更新】
- 开发板：Xilinx K7 KC705 软件：ISE14.7 1.由于应用需求，我们要将开发板作为主机端，通过PCIe接口转接板外接一个NVMe PCIe SSD。并由FPGA控制SSD的数据读写。 因此我们例化生成了一个作为主机端的 PCIe IP核。 类型选择为Root Complex 这里我们将可设置的几项配置成抓取到的PCIe N ...
- 分享 《verilog数字系统设计教程——夏宇闻（第一部分）》一些注意点
- 天气 : 冷 心情 : 平静 1、系统函数$random。 可用于产生随机数。返回一个32位的带符号整形数。一般使用方法如下： ($random) % b，其中b是一个大于0的整数。则该式会返回一个（-b+1）到（b-1）之间的随机数。 2、门实例化引用中 #+数字表示的是输入到输出的延时。如and #2 a1(out,a,b)。这个延时在综合的时候会被忽 ...
/1 
eetop公众号
创芯大讲堂
创芯人才网