设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

经验方法| 行业前瞻| 人物| 半导体技术| quartus ii| 芯片设计| LInux系统| 名词解释|

分享 Verilog HDL语言基础: Shangkui 2020-3-19 16:57; 二选一选择器 module muxtwo(out,a,b,s1); input a,b,s1; output out; reg out; always @ (s1, or a or b) if (!s1) ...; 个人分类: 芯片设计|2583 次阅读|0 个评论热度 1

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-28 17:55 , Processed in 0.008730 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部