宁安找小姐小妹包夜上门服务 ... https://blog.eetop.cn/116762 [收藏] [复制] [分享] [RSS] 【微信:99093588】宁安找小姐上门服务【微信:99093588】宁安找小姐保健按摩服务【微信:99093588】《宁安小姐服务电话》【微信:99093588】《宁安 ...

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

分享 OVM component相互传递transaction的方法解析
2013-3-6 10:11
网上找了一个例子,展示OVM中Component(例如scoreboard和monitor)相互传递transaction的机制。别看这短短60多行,不好理解。 virtual class port_base#(type T=int) ; // ¹¹ì³éóà typedef port_base#(T) this_type; & ...
个人分类: 验证SV/OVM/UVM|522 次阅读|0 个评论
分享 OVM cookbook第二章-关于虚函数、继承和多态
2013-2-2 17:44
在看OVM cookbook第二章,OOP,又要理解变态的继承、多态、虚函数等概念。 百度上搜索了好几个关于多态、重载、重写的概念和定义,但是目前我的理解并没有取得统一。只有下列结论: 根据程序运行时刻的对象来调用函数,这就是多态 SV里面多态是这样的规则:如果函数加了virtual关键字,那么就是根据当前指针指向 ...
个人分类: 验证SV/OVM/UVM|523 次阅读|2 个评论
分享 Start OVM with OVM_cookbook
2013-1-29 17:03
Start OVM with OVM_cookbook 一直打算学习 OVM ,但是之前由于工作很忙,搁置了下来。现在又得闲一点,赶紧学习,本笔记记录如何开始 OVM 学习。打算用 OVM_cookbook 开始 OVM 学习,所以首先要下载 OVM 的 kit 和 OVM_cookbook 的例子: Download OVM kit from this website: ...
个人分类: 验证SV/OVM/UVM|382 次阅读|0 个评论
分享 关于linux中alias
2013-1-9 11:34
天气 : 晴朗 心情 : 平静 关于 linux 中 alias 1/9/2013 alias 是 linux 系统的一个命令,顾名思义,她就是给你常用的命令起个别名,这样你就可以把长长的命令缩短,便于操作。例如: alias g "gvim " alias ls &nb ...
个人分类: Linux相关|440 次阅读|0 个评论
分享 OVM新体会
2013-1-7 11:28
OVM就是Mentor和Cadence用Systemverilog写的一个layer的测试平台,这样用户可以重用其中的很多class和宏定义,缩短TB的开发周期。 假期边带孩子边看文档,上班三天再看到公司的OVM环境,突然有了新的体会。scoreboard中的write方法原来是每拍执行的,所以可以不挺调用这些阻塞的方法(compute_minmax,delay): ...
个人分类: 验证SV/OVM/UVM|850 次阅读|0 个评论
分享 vim正则表达式
2012-7-21 15:53
有时候等你用到的时候再去查找有点费事,平时多积累一点吧: 元字符 说明 . 匹配任意一个字符 匹配方括号中的任意一个字符。可以使用-表示字符范围, 如 匹配小写字母和阿拉伯数字。 在方括号内开头使 ...
个人分类: 脚本语言|736 次阅读|0 个评论
分享 cosim/DPI/gcc
2012-6-21 20:51
今天早上复习了DPI,发现cadence的sysverilog.pdf上gcc编译c语言少了个选项 今天又重新拾起 cosim ,却发现怎么编译都报错,找了之前的 ppt ,又仔细观摩了 NC 的 systemverilog.pdf ,就是不行,老是报这个错误: icds:liawang@shaltc01: ncsim -sv_lib hello hello ncsim: 09.20-s01 ...
个人分类: verilog/systemverilog|2041 次阅读|2 个评论
分享 systemverilog中logic
2012-6-1 15:54
最近写了一些 RTL code ,因为新的 project 都用 systemverilog 风格,所以自己也都 follow 。以前用 wire 和 reg 的,现在一律用 logic 声明。 结果弄巧成拙,经常整出 x 来,无耐又改成 wire 。 Systemverilog 中增加了 logic 变量类型,其好处是可以代替以前的 wire 和 reg ,使 ...
个人分类: verilog/systemverilog|2140 次阅读|0 个评论
12
  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 1

    粉丝
  • 3

    好友
  • 0

    获赞
  • 6

    评论
  • 470

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 14:56 , Processed in 0.015352 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部