已有 320 次阅读| 2013-7-11 14:23 |个人分类:学习
VHDL 是不区分大小写的,就连关键字都不区分大小写,比如std_logic 跟STD_LOGIC是一样的
这一点跟Verilog是不一样的。
评论
查看 »
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-5-18 10:41 , Processed in 0.015572 second(s), 8 queries , Gzip On, Redis On.