设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

小失身手| 学习之路|

分享串/并乘法器的改进：流水线处理: yintengfei 2014-4-5 14:36; 串/并行乘法器的速度比较慢，本节就是在上节的基础上对电路进行改进，提高速度。引入流水线的形式，将相邻的两个部分积乘积结构再以加法树的形式相加，形成了结构上的流水化处理。缩短关键路径代码：16位的乘法器相乘 module Multiply( clk,rst, dataa,datab, dout ); input clk; input rst; inp ...; 个人分类: 小失身手|1185 次阅读|0 个评论

分享 Verilog实现串/并行加法器: yintengfei 2014-4-5 14:17; 实现两个N位二进制数dataa、datab的乘积,用简单的方法计算就是利用移位操作来实现。dataa进行位扩展左移累加的操作，datab不便右移的操作。 module Multiply( clk,rst, dataa,datab, dout ); input clk; input rst; input dataa; input datab; output reg dout; parameter s1 = 0,s2= ...; 个人分类: 小失身手|2779 次阅读|0 个评论

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-18 11:04 , Processed in 0.008501 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部