留言板

染纱 2020-6-5 17:47: 您好，您能看下我发的“折叠运放”的帖子吗？大家都说我的图不能工作

染纱 2020-6-4 19:10: 您好，，好像不好发图片，，不会弄。。我说的那个电压buffer您肯定见过，就是一个五管差分对再加一级NMOS源随或者PMOS共源极。

染纱 2020-6-3 15:18: freehero: 1.对于运放这个问题，只要保证增益裕度（就是相位为零时对应的增益）增益能够<-5dB，一般就够用了。增益带宽乘积是没有指标的，只是用于精确理论推导。一般做RF ...
好的，理解了，主要是要明白应用场景的需求，更需要什么，可以舍弃什么，好像暂时体会到了模拟设计的trade off，非常感谢您的解答。关于MOS栅电容充电的过程我是知道的，感谢提醒。最后再请教您两个问题，这两个问题也是困扰了我好久，希望您能帮忙。
1.关于开关电源类的系统稳定性，一般穿越频率做到多少呢？(这个好像是经验值)。我之前看过TI的视频，里面说一般在1/5到1/10的开关频率，但是我也看到过论文说BOOST是1/60的开关频率。TI说的是BUCK吗？还是BUCK、BOOST、BUCK-BOOST通用的规则？
2.书上说的理想开环运放一般是输入阻抗很大，增益很大，输出阻抗很小，然后可以搭成加法器，减法器之类的，这类都是电压放大器，而集成电路里用到的比较多的反而是跨导放大器，输出阻抗很大。所以如果我现在想在我的芯片里做一个减法器，我首先想到的是书上说的理想运放搭的那种，输出阻抗要很小，就在最后加一级源随，但是实际情况是用跨导放大器也可以搭。所以为什么都可以呢？为什么书上一直强调理想运放输入阻抗很大，增益很大，输出阻抗很小呢，我理解他说的是电压型放大器，，但是跨导型阻抗很大就不行吗？？输出阻抗到底有啥影响呢？我后面减法器的输出又没有负载。
3.第2个问题的另一个表现是，电压buffer最后有用NMOS的，源级短接差分对栅极，输出阻抗是小的；有用PMOS的，漏级短接到栅极，输出阻抗是大的；这到底该如何理解呢？

染纱 2020-6-2 11:36: freehero: 你好，由于最近工作忙很少上论坛，现在才看到你的留言，不好意思哈。
前辈谈不上，你过誉了。我也在学习，大家可以相互交流。
我在学生期间做的都是DC-DC的BUCK ...
您好，万分感谢您能回答我的问题，谢谢！
1．单极点系统的增益带宽积是一个常数，我理解了您说带宽定了，增益也就定了，然后就可以大致推出Gm。那这个常数增益带宽积一般设置为多少呢？
2．关于LDO的指标，我们也都不怎么关心，和您的情况一样，主要是看LDO的系统稳定性。我现在做的是BOOST外置NMOS控制器，LDO的负载也主要是驱动功率管的瞬时充电电流。我做的是片外补偿的LDO，PMOS功率管，外加一个1uF的电容，用它来做主极点(也就是LDO的带宽主要由外部电容控制？？)。目前我的仿真下来的效果是闭环的带宽大概只有50kHz，负载瞬态响应恢复时间(也就是响应速度？)大概50uS。我对这个瞬态响应的速度这个参数的具体意义不太理解，就拿我的50uS和您的1uS来说，我的比您实际应用起来的差距在哪呢？
3．我现在用的LDO结构主要是电压稳定环和电流限制环，电压稳定就是采输出电压比列和基准比较，来控制PMOS的栅压，电流环也差不多，通过比例镜像PMOS功率管的电流，然后在I-V转换，差分对基准比较来限制输出电流。留言不能上图，，难受，，不过您肯定已经知道我的结构了。。不知道您说的经典结构是？
4．我现在迷茫的是，好多模块没有具体设计要求，就比如LDO来说，我们貌似只关心相位裕度，其他的参数不知道该设置为多少合适？虽然给了具体参数我不一定能弄出来，，但是这种我知道该往哪个方向去做，是最痛苦的，就很迷茫。
5．您说是相互交流，很惭愧，其实是我一直在问问题，万分感谢您能帮忙！

染纱 2020-6-1 17:11: 您好，前辈，看了你很多在论坛上的回答，您好像之前做过开关电源，我现在也是在做这个，模拟IC的新人，顺势有点问题想请教您，希望您能帮忙。
1，设计一个运放，他的带宽和差分对有什么关系吗？看见好多帖子说，根据运放带宽需求，就能确定差分对的跨导。。
2，设计一个chip里的LDO模块，他的闭环带宽(单极点穿越的话，大概约等于环路增益的穿越频率)一般设置在多少就差不多了？
我可能解释的有点废话，我怕我说不清楚，不能让您get到我的点。。谢谢，还请教诲！