日志
- 分享 Linux终端中使用上一命令减少键盘输入（转）
- 减少键盘输入，可以大大提高程序员的工作效率，快捷键的使用就是一个很好的例子。程序员经常使用终端。那么在终端上有没有类似的“快捷键”可以提高我们的效率呢？程序员的工作往往是前后相关连的。所以，本文将演示如何使用上一条命令提高工作效率的。 1.使用上一条命令的所有参数 方法： !* 例子：如果 ...
- 分享 [转载]S3C2440 UART串口
- 1.1 UART 串口 通用异步接收器和发送器 (Universal Asynchronous Receiver and Transmitter) 简称 UART 。通常是嵌入式设备中默认都会配置的通信接口。这是因为，很多嵌入式设备没有显示屏，无法获得嵌入式设备实时数据信息，通过 UART 串口和超级终端相连 ...
- 分享 FPGA跨时钟域时序约束 (转)
- 在一个FPGA设计里面，经常会用到多个全局时钟，而这些全局时钟是通过几个外部时钟晶振从全局时钟管脚（GC）输入后，再经过一些时钟管理模块产生的(如DCM、PLL、MMCM等）。一般来说，小型设计只需要一个外部晶振作为时钟输入即可，大型设计也很少超过5个外部晶振输入。一个外部时钟输入到FPGA的时钟管理模块以后，通过倍频 ...
- 分享 脉冲信号跨时钟域设计（转）
- 1. 亚稳态的概念说明 是指 触发器 无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态引时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传 ...
- 分享 [转载]Design Compiler FAQ
- 1.1 什么是DC? DC(Design Compiler)是Synopsys公司的logical synthesis工具，它根据design description和design constraints自动综合出一个优化了的门级电路。它可以接受多种输入格式，如HDL、Schematics、Netlist等，并能生成多种性能report，在reducing design time的同时 ...
- 分享 PCB设计黄金法则永不改变(转)
- 尽管目前半导体集成度越来越高，许多应用也都有随时可用的片上系统，同时许多功能强大且开箱即用的开发板也越来越可轻松获取，但许多使用案例中电子产品的应用仍然需要使用定制PCB。在一次性开发当中，即使一个普通的PCB都能发挥非常重要的作用。PCB是进行设计的物理平台，也是用于原始组件进行电子系统设计的最灵活部件。 ...
- 分享 电容使用的常见误区(转)
- 1. 电容 容量越大越好? 很多人在电容的替换中往往爱用大容量的电容。我们知道虽然电容越大，为IC提供的电流补偿的能力越强。且不说电容容量的增大带来的体积变大，增加成本 的同时还影响空气流动和散热。关键在于电容上存在寄生电感，电容放电回路会在某个频点上发生谐振。在谐振点，电容的阻抗小。因此放电回路的阻 ...
- 分享 realloc 使用详解（分析realloc invalid pointer、指针无效等错误） （转）
- realloc函数用来为ptr重新分配大小为size的一块内存，看似很简单，在使用过程中却会发生各种错误。 函数形式为： void * realloc ( void * ptr, size_t new_size ); 最近在网上查看了一些资料，在glibc中没有找到具体的实现（有人找到了可以发给我，ladd.cn@gmail.com)，查到了一个开源项目自己写的realloc代码， htt ...
- 分享 SVN Tree Conflict 的分析 (转)
- 所谓Tree Confict，就是至少有一个人修改了目录结构，包括 文件 或者 文件所在目录 的改名、删除、移动。 然后Update或Merge的时候就报了Tree Conflict。 介绍一下概念 Delete ： 其中目录结构变化，都认为是Delete Edit： 是指修改文件 Local ： 是你本地修改 Incoming ：是别人修改，你要 ...
本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏
/1 
eetop公众号
创芯大讲堂
创芯人才网