[i=s] 本帖最后由 孟良1988 于 2014-5-27 17:20 编辑
[p=30, 2, left]
QQ图片20140526220238.jpg
[/p]
[p=30, 2, left]如
上图所示为一个基准电压产生电路模块,电阻R1的左边连接的是共模电压0V,[/p][p=30, 2, left]
一、当给电源VDD、VSS给固定电压时,输出电压:[/p]
[p=30, 2, left]
截图00.bmp
[/p]
[p=30, 2, left]
二、为了仿真实际电路工的工作情况,给电源电压一个上升过程,[/p][p=30, 2, left]
即电源电压VDD
从0V
上升到5V
,上升时间为10us
;[/p][p=30, 2, left]
电源电压VSS
从0V
下降到-5V
,下降时间为10us
;[/p][p=30, 2, left]
但是这是输出电压VRP
就变得不正常,[/p]
[p=30, 2, left]
请问这是什么原因?有没有人遇到类似的问题?[/p]
[p=30, 2, left]
[/p][p=30, 2, left]
在线等待你的答复,谢谢了[/p]