在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
分享 软件经验——origin输出图片带有水印的解决方法
幻天星 2022-8-14 20:08
origin输出图片带有水印的解决方法 1、下载软件: Origin扩充包.exe Origin扩充包.rar 解压得到Origin.exe;    2、找到 Origin安装目录,右键点击快捷方式选择【更多】-【打开文件位置】;   3、继续右键快捷方式选择【打开文件所在的位置】;   4、这样 ...
5428 次阅读|0 个评论
分享 关于skill文件的简单加密和解密
Jen 2022-8-13 14:24
解决办法 主要涉及encrypt和compress命令(针对.ile文件) encrypt 不带密码加密 语法:encrypt(a.il b.ile); 输出到你的skill目录下的b.ile文件就是加密后的文件,这时候打开b.ile文件会发现是乱码了。 虽然我们看是乱码,但是allegro可以识别 load(b.ile), ...
138 次阅读|0 个评论 热度 1
分享 易忘知识点总结,以便以后整体查阅
tomchenri 2022-8-12 19:27
1、电迁移效应是指当传输电流过大时,电子碰撞金属原子,导致原子移位而使金属断线。 2、寄生电阻会使电压产生漂移,导致额外噪声的产生; 寄生电容耦合会使信号之间互相干扰。 3、使得衬底电位会产生抖动偏差,这称为衬底噪声。 4、差分对主要使VGS匹配,而电流镜主要使ID匹配。 5、匹配器件要远离功率器件 ...
10937 次阅读|9 个评论 热度 109
分享 选中group不亮instance只亮线的原因及解决办法
tomchenri 2022-8-12 18:07
一个group中有instance也有path线,选中整个group后instance不会亮,是因为Instancedrawing层没有勾选,勾选之后就可以解决整个问题了。
558 次阅读|2 个评论 热度 2
分享 RVE界面hcell显示option开启
tomchenri 2022-8-12 15:28
在RVELVS界面,选中ComparisonResults;菜单栏View→TreeOptions可以自行选择
486 次阅读|0 个评论
分享 过滤掉理想电阻和理想电容的方法
tomchenri 2022-8-12 15:15
把AnalogLib里面的理想电阻和理想电容屏蔽,即将理想电阻短接,理想电容断路。有两种方法: ①在schematic中修改: q一下器件,点击add,name写上 lvsIgnore,value填上 TRUE (注意大小写),OK。 然后跑LVS就不检查这个器件了。 ②在lvsrule里面加入如下命令: LVS FILTER R(RP) SHORT SOURCE LVS FILTER ...
830 次阅读|0 个评论 热度 4
分享 cadence说文件被lock,无法仿真,只能阅读怎么办
研究生笑笑 2022-8-12 09:47
这个问题我刚解决,也就没截图,先做个记录,后面应该还会再出现,到时再截图详细说明一下。 锁住后,进入目标文件,我的是原理图cell锁住了,进入cell的文件夹,会有两个clk的文件,全部删除就可以了
2197 次阅读|3 个评论 热度 3

本页有 3 篇日志因作者的隐私设置或未通过审核而隐藏

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-28 00:27 , Processed in 0.032345 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部