EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

gaishiqicai的个人空间 https://blog.eetop.cn/949909 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

tessent 如何读入system verilog

已有 1190 次阅读| 2022-11-5 17:53 |系统分类:芯片设计| tessent, systemverilog

tessent支持读入的设计格式主要有:verilog hdl、VHDL和gate netlist。

如果是读入verilog则需要使用read_verilog的命令：例如read_verilog xx.v。

如果不指定format，默认是verilog2001。

如果设计里面有system verilog文件，则可以指定format为是sv2009，例如read_verilog xx.v -format sv2009

收藏分享邀请举报

全部作者的其他最新日志

• gen apl
• formality eco modify svf file
• virtuoso prop map格式
• redhawk 分析lowpower功耗提示没有timing windows?
• icc2集成icv的步骤流程
• ircx2tech mapping file格式

评论 (0 个评论)

gaishiqicai

0
周排名
0
月排名
0
总排名
2
关注
3
粉丝
4
好友
11
获赞
9
评论
444
访问数

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-12 00:48 , Processed in 0.023971 second(s), 14 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部