gaishiqicai的个人空间 https://blog.eetop.cn/949909 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

tessent 如何读入system verilog

已有 586 次阅读| 2022-11-5 17:53 |系统分类:芯片设计| tessent, systemverilog

tessent支持读入的设计格式主要有:verilog hdl、VHDL和gate netlist。

如果是读入verilog则需要使用read_verilog的命令:例如read_verilog xx.v。

如果不指定format,默认是verilog2001。

如果设计里面有system verilog文件,则可以指定format为是sv2009,例如read_verilog xx.v -format sv2009




点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 2

    关注
  • 2

    粉丝
  • 4

    好友
  • 10

    获赞
  • 5

    评论
  • 429

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 05:21 , Processed in 0.012344 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部