elecandy的个人空间 https://blog.eetop.cn/934173 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

SV 内置变量 : __FILE__ and __LINE__ 用法

热度 1已有 380 次阅读| 2021-11-17 12:13 |个人分类:systemverilog verification|系统分类:芯片设计| 内置内置变量



之前使用SV $display() 函数的时候,就感叹SV 没有UVM 的文件名,行数打印功能。今天突然发现原来SV 也是贴心的做了内部变量,可以直接给用户定位打印的文件,以及行数。yyds


image.png


来源  : https://discuss.systemverilog.io/t/file-and-line/12



点赞

全部作者的其他最新日志

发表评论 评论 (1 个评论)

回复 笃定 2021-11-23 16:51
你看看`uvm_info底层用SV怎么实现的就知道了

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 1

    关注
  • 2

    粉丝
  • 0

    好友
  • 2

    获赞
  • 1

    评论
  • 123

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 06:52 , Processed in 0.018573 second(s), 16 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部