日志

一阶PLL有相位差

已有 1120 次阅读| 2021-2-22 21:58 |个人分类:模拟电路|系统分类:芯片设计

PLL的工作原理：

鉴频鉴相器器(PFD)，比较参考时钟和FB频率，输出两路脉宽不等的脉冲信号up/dn→

电荷泵(CP)，up/dn作为控制信号控制电流，Q=IXt. →

低通滤波器(LPF)，电荷转化成电压，v=Q/C. →

振荡器，电压控制振荡器输出频率。

一阶PLL, 只有振荡器处的一个极点，没有低通滤波器(LPF)，即没有积分器。这就需要FB频率与参考时钟有相位差，以提供电压，让振荡器工作在想要的频率。

如果电荷泵UP和DN两支路的电流不匹配。也需要的相位差来补偿。