已有 38 次阅读| 2025-12-11 11:02 |个人分类:verilog and systemverilog|系统分类:芯片设计
必须指定变量类型,如果未指定会让编译器报错,可以按如下方式实现:
`default_nettype none
module .....
查看 »
手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图
GMT+8, 2025-12-18 00:54 , Processed in 0.013801 second(s), 8 queries , Gzip On, Redis On.