Cadence—IC的个人空间 https://blog.eetop.cn/860584 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

ICC floorplan

热度 1已有 3415 次阅读| 2013-5-31 11:25 |个人分类:后端教程

   create_boundary  \
-poly { { 1113.000    0.000}
         { 1113.000 1456.000}
         {  0.000 1456.000}
         {  0.000 1277.740}
         {240.000 1277.740}
         {240.000 1085.740}
         {466.220 1085.740}
         {466.220  516.000}
         {269.000  516.000}
         {269.000    0.000}}
if {[file exists [which $ICC_IN_TDF_FILE]]} {
  read_io_constraints $ICC_IN_TDF_FILE
}

initialize_rectilinear_block -use_current_boundary -row_core_ratio 1.00 \
                             -start_first_row -flip_first_row \
        -left_io2core 30.0 \
        -right_io2core 30.0 \
        -top_io2core 30.0 \
        -bottom_io2core 30.0
#  initialize_floorplan \
#   -control_type width_and_height \
# -core_width 2000 \
# -core_height 2000 \
#   -left_io2core 20 \
#   -bottom_io2core 20 \
#   -right_io2core 20 \
#   -top_io2core 20 \
#   -start_first_row

derive_pg_connection -power_net {VDD} -ground_net {VSS} -power_pin {VDD} -ground_pin {VSS}
#-layer  layerNumber or maskName from the technology file
create_power_straps  -direction horizontal  -start_at 38.000 -nets  {VDD VSS}  -layer 35 -width 3 -configure step_and_stop  -step 36 -stop 1456.000 -pitch_within_group 18 -extend_low_ends to_boundary_and_generate_pins -extend_high_ends to_boundary_and_generate_pins -keep_floating_wire_pieces  -clip_at_top_cell_boundaries
create_power_straps  -direction vertical  -start_at 38 -nets  {VDD VSS}  -layer 36 -width 4 -configure step_and_stop  -step 72 -stop 1113.000 -pitch_within_group 36 -extend_low_ends to_boundary_and_generate_pins -extend_high_ends to_boundary_and_generate_pins -keep_floating_wire_pieces  -clip_at_top_cell_boundaries
create_power_straps  -direction vertical  -start_at 56 -nets  {VDD VSS}  -layer 34 -width 2 -configure step_and_stop  -step 72 -stop 1113.000 -pitch_within_group 36 -extend_low_ends to_boundary_and_generate_pins -extend_high_ends to_boundary_and_generate_pins -keep_floating_wire_pieces  -clip_at_top_cell_boundaries

#add_tap_cell_array -master_cell_name {FILLTIEHS} -distance 50 -offset 50 \
#                   -pattern stagger_every_other_row -respect_keepout
1

点赞

刚表态过的朋友 (1 人)

全部作者的其他最新日志

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 3

    粉丝
  • 0

    好友
  • 1

    获赞
  • 1

    评论
  • 461

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:17 , Processed in 0.013019 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部