日志

WIN10/WSL系统下使用nMigen实现FPGA开发

热度 11已有 6366 次阅读| 2020-10-1 23:21 |系统分类:芯片设计| nMigen, FPGA, Python, DE0_nano, Altera, FPGA, Altera

WIN10/WSL系统下使用nMigen实现FPGA开发

软件：

Windows10 安装 WSL - ubuntu (18.04 or 20.02)
WSL: Python3 (>3.5）
WSL: yosys (https://githbub.com/yosyshq/yosys)
WSL: nMigen (https://github.com/nmigen/nmigen)
WSL: nmigen-soc/nmigen-boards/nmigen-stdio (https://github.com/nmigen/...)
Win10: Quartus primer Pro/Std 18.1 (+Cyclone IV support, + licensed)

硬件：

DE0_Nano (based on Cyclone IV)

nmigen可以实现基于python的FPGA数字系统设计/验证，但需要借助专用的工具完成FHDL到硬件的实现。

nmigen支持基于quartus作为后端实现的工具，我们可以利用WSL平台执行windows程序的功能，

将windows下的quartus与WSL下的nmigen配合，完成FPGA系统的设计，验证，综合，映射，以及最终部署

到DE0_NANO开发板上运行。

nmigen支持quartus工具链，在WSL系统下，我们需要首先设置下运行环境，以便nmigen能够正确的找到WIN10

下的工具。需要设置的环境变量如下，可添加到.bashrc中：

QTS_HOME=/mnt/d/intelFPGA/18.1/quartus

PATH=$PATH:$QTS_HOME/bin64

export PATH

LD_LIBRARY_PATH=$QTS_HOME/linux64

export LD_LIBRARY_PATH

export QUARTUS_PGM="quartus_pgm.exe"

export QUARTUS_MAP="quartus_map.exe"

export QUARTUS_FIT="quartus_fit.exe"

export QUARTUS_CPF="quartus_cpf.exe"

export QUARTUS_STA="quartus_sta.exe"

export QUARTUS_ASM="quartus_asm.exe"

alias quartus_pgm="quartus_pgm.exe"

alias quartus_map="quartus_map.exe"

alias quartus_fit="quartus_fit.exe"

alias quartus_cpf="quartus_cpf.exe"

alias quartus_sta="quartus_sta.exe"alias quartus_asm="quartus_asm.exe"

安装nmigen-soc/nmigen-stdio/nmigen-boards

(注：用下面的方法不用单独安装nmigen， pip会自动根据依赖关系安装nmigen）

sudo pip3 install git+https://github.com/nmigen/nmigen-soc

sudo pip3 install git+https://github.com/nmigen/nmigen-stdio

sudo pip3 install git+https://github.com/nmigen/nmigen-boards

nmigen默认使用yosys作为综合工具，而不是直接使用quartus，所以需要安装yosys，

安装yosys可以直接从github源下载安装，也可以直接安装编译好的源：

#ubuntu 18.04/20.02可以直接apt安装：

sudo apt install yosys

nmigen-boards里面没有支持DE0_Nano，我们可以通过复制一个相似的平台创建一个，比如de0_cv.py

创建一个项目目录，复制/nmigen-boards/下的de0_cv.py，改名de0_nano.py

按照DE0_Nano的资源，更新如下：

#!/usr/bin/env python3

# DE0_Nano support file

import os

import subprocess

from nmigen.build import *

from nmigen.vendor.intel import *

from nmigen_boards.resources import *

__all__ = ["DE0NanoPlatform"]

class DE0NanoPlatform(IntelPlatform):

device = "EP4CE22" #

package = "F17" # FBGA-484

speed = "C6"

default_clk = "clk50"

resources = [

Resource("clk50", 0, Pins("R8", dir="i"),

Clock(50e6), Attrs(io_standard="3.3-V LVTTL")),

Resource("epcs", 0,

Subsignal("data0", Pins("H2", dir="i")),

Subsignal("dclk", Pins("H1", dir="o")),

Subsignal("ncs0", Pins("D2", dir="o")),

Subsignal("asd0", Pins("C1", dir="o")),

Attrs(io_standard="3.3-V LVTTL")

Resource("i2c", 0,

Subsignal("sclk", Pins("F2", dir="o")),

Subsignal("sdat", Pins("F1", dir="io")),

Attrs(io_standard="3.3-V LVTTL")

Resource("g_sensor", 0,

Subsignal("cs_n", Pins("G5", dir="o")),

Subsignal("int", Pins("M2", dir="i")),

Attrs(io_standard="3.3-V LVTTL")

Resource("adc", 0,

Subsignal("cs_n", Pins("A10", dir="o")),

Subsignal("saddr", Pins("B10", dir="i")),

Subsignal("sclk", Pins("B14", dir="o")),

Subsignal("sdat", Pins("A9", dir="o")),

Attrs(io_standard="3.3-V LVTTL")

*LEDResources(

pins="A15 A13 B13 A11 D1 F3 B1 L3", invert=True,