日志

杂谈：script 生成的 verilog 源码

已有 597 次阅读| 2020-2-3 11:29 |系统分类:芯片设计

各位对这样的style有什么评论？

源码是script,比如perl代码，正真的源码需要运行这个script还有一些配置文件和环境变量或者build steps.

好了说是抽象化，坏了说就是隔靴搔痒。万一我喜欢python，看见perl就头痛，这又是一笔开销

收藏分享邀请举报

全部作者的其他最新日志

• 图形学中的顶点
• vscode 确实是神器
• 设计图形芯片真是太难了
• ubuntu 18.04上安装 systemc
• 今天继续ubuntu上的软件安装设置

评论 (0 个评论)

qinyuc

关注TA
加好友
联系TA
留言打个招呼发消息

0
周排名
0
月排名
0
总排名
0
关注
1
粉丝
0
好友
0
获赞
4
评论
529
访问数

GMT+8, 2024-11-8 10:53 , Processed in 0.009362 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

qinyuc的个人空间 https://blog.eetop.cn/rebo [收藏] [复制] [分享] [RSS]

日志

杂谈：script 生成的 verilog 源码

全部作者的其他最新日志

评论 (0 个评论)

qinyuc

0

0

0

0

1

0

0

4

529

站长推荐 /1

qinyuc的个人空间 https://blog.eetop.cn/rebo [收藏] [复制] [分享] [RSS]

日志

杂谈 ：script 生成的 verilog 源码

全部作者的其他最新日志

评论 (0 个评论)

qinyuc

0

0

0

0

1

0

0

4

529

站长推荐 /1

杂谈：script 生成的 verilog 源码