flyboy的个人空间 https://blog.eetop.cn/7901 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

Altera PLL 四种模式

已有 8453 次阅读| 2014-12-1 17:47 |个人分类:Altera

Altera FPGA PLL 四种模式

PLL共有四种工作模式,只有理解了这四种工作模式的特点,才能在设计中选用恰当的模式,完成自己设计的预期功能。这四种工作模式分别是普通模式(Normal Mode)、零延迟缓冲模式(Zero Delay Buffer Mode)、非补偿模式(No Compensation Mode)、源同步模式(Source-Synchronous Mode)。

1.   普通模式(Normal Mode

输入时钟与输出时钟之间的关系如下图。

 

     

   

 图中上数第一个波形为PLL inclk,一般是板子上有源晶振的输出,直接接到FPGA的时钟输入引脚上;第二个波形是PLL clock at the register clock port,代表的是经过PLL处理过的时钟,就是上一个帖子所说的C0C1,一般接FPGA内部的全局时钟网络上,一般也不能从FPGA的引脚引出;最下面的波形是External PLL clock outputs,就是C2,可以供FPGA内部的全局时钟网络使用,也可接至引脚,供FPGA外的其它器件使用

 

普通模式的特点是,C0C1相对输入时钟来说,没有延迟(图中没有标记),但C2有延迟(上图中标记的A)。

 

2.   零延迟缓冲模式(Zero Delay Buffer Mode

可以看出,C2与输入时钟没有延迟(图中没有标记),但C0C1有延迟(图中标记为B)。这种工作模式与普通工作模式正好相反。

 

 

 

3.   非补偿模式(No Compensation Mode

这种模式如下图,C0C1相对输入时钟有较小的延迟(图中标记为C),C2有较大的延迟(图中标记为D)。

 

 

 

4.   源同步模式(Source-Synchronous Mode

这种模式如下图,输入到FPGA的时钟与输入到FPGA的数据有一个固定的相位关系(图中标记为EF),经过PLL以后,这种相位关系不变,仅仅是有了一个延迟。

 

 

 


点赞

发表评论 评论 (2 个评论)

回复 593822160 2018-4-3 10:22
回复 593822160 2018-4-3 10:22
看不到图是怎么回事?

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 1

    粉丝
  • 0

    好友
  • 0

    获赞
  • 8

    评论
  • 517

    访问数

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-17 02:07 , Processed in 0.015914 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部