已有 620 次阅读| 2024-2-21 12:17 |个人分类:EDA_Tool|系统分类:芯片设计| spyglass
1 sdc2sgdc :
current_design u_top set_option sdc2sgdc yes sdc_data -file xxx.sdc
生成xxx.sgdc.out 文件
2 check file:
xxx/cdc/cdc_verify/spyglass.log
xxx/cdc/cdc_verify/xxx.sgdc.out
consolidated_reports/xxx/
评论
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-7-13 12:18 , Processed in 0.023662 second(s), 16 queries , Gzip On, MemCached On.