日志
基于Verilog HDL的高速可综合FSM设计
|
想要的朋友留下E-mail，看后给点想法，是总结的，让我也深入的学习下！！！
版本: V1.0
出品: 本站原创
来源: 本地
语言: 简体中文
授权: 免费
全部作者的其他最新日志
- • 澜起科技紧急招聘
- • makefile中文教程分享
- • 多种频率的时钟分频
- • IP标准化与SoC设计
- • 命运掌握在读书人的手里（转）
发表评论 评论 (37 个评论)
- 回复 l2002924700
- l2002924700@126.com,谢谢:victory:
- 回复 qq847941010
- 847941010@qq.com 谢谢
- 回复 phk1234567
- :victory:
- 回复 binxinnihao
- gaoyuhong123456@126.com 先谢谢了！
- 回复 ustc_shibc
- lz给发一份吧，shibc@mail.ustc.edu.cn 谢谢哈
- 回复 blueangel_1
- 我也要一份higntemperature@163.com,呵呵。
- 回复 rabykingcui
- 初学者，多多学习，给我一份吧，谢谢啦::loveliness: rabykingcui@126.com
- 回复 chevroletss
- 发我一份 rongrong985@163.com 谢！
- 回复 lordprotector
- 请给我也发一份吧 win32c@sina.com 不过有个问题还是想问一下，自己写的状态机在进行综合时是要进行优化或重新编码的，这样，即便是自己采用了不良编码状态机，在综合时也会被重新编码，不知道楼主说的“高速”是指高效，还是主频高？
/1 
eetop公众号
创芯大讲堂
创芯人才网