hebut_wolf的个人空间 https://blog.eetop.cn/analog [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

自动化设计运放初步构想

热度 21已有 1042 次阅读| 2024-1-23 12:07 |系统分类:芯片设计

一个技术,如果不能向前发展,会面临萎缩甚至死亡。

运算放大器的设计是模拟电路设计的基础和核心,从零开始设计一个鲁棒的opamp会耗费一两周的时间,如果做大带宽或高增益,则需要一个月左右的时间。

一个较大的模拟电路系统需要多个不同规格的运算放大器,意味着在四五个月的时间内很难完成所有电路的设计和版图设计。

我认为模拟电路的设计方式需要发展,正如仿真器一直在发展。

下面是我对自动化设计运放的一些动作分解:

我将工艺分为两种,一种是90nm以上(包含90nm),另一种是65nm及以下。两者的区别是短沟道效应,由于DIBL效应减弱,finfet应被特殊对待。

不同的BSIM版本需要不同的仿真器内核来完成。

不同的运放结构第一步先作为一种模式选择,下一步,复杂结构的运放可通过自动设计迭代而被发现。

对input pair,cascode,bias,switch,logic等不同功能的管子需要增加属性以示区别,R和C应加入有无匹配对象的属性。

对每个器件的电流变化也应作为一个属性,方便自动layout。

每种结构、每种网络节点的寄生rc应该被预估,并放入前仿网表;

*************************************************************************************************

设计模式:   0.选择基本结构(下一步可自动选择)1. 判别spec(GBW、DC gain、freq-gain、noise)是否合理;2. 选择补偿方式和补偿零点的位置;3. 选择补偿器件参数(miller cap,ff-gm、rc-zero);4. 计算出输入对管gm所需的id、w,选择输入对channelength和cascode channel length;5. 选择current mirror channel length;6. 计算cascode w;7. 计算输出级极点和id、w;8. 仿真模拟,调整补偿和输出级; (短沟道器件,计算改为查表)

*************************************************************************************************

layout设计:

  1. floorplan,优先选择正方形排布,input pair->current mirror->cascode->out stage->R-C;(mos需考虑边沿效应,增加dummy device)

  2. 连线,根据电流和阻抗约束选择W,根据net优先级选择层数;(不同种类线和最小间距需要有一个表)


           

9

点赞

刚表态过的朋友 (9 人)

发表评论 评论 (2 个评论)

回复 孤月沧浪河汉清 2024-1-24 14:00
火钳刘明
回复 jimierdun 2024-2-26 17:20
认识还是很深刻,写得不错;

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 1

    月排名
  • 2

    总排名
  • 32

    关注
  • 217

    粉丝
  • 80

    好友
  • 497

    获赞
  • 131

    评论
  • 1314

    访问数

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-2-27 02:44 , Processed in 0.012668 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部