日志
DC/DC应用概要
|
原理图设计要点：
1.
输入电压12V，输出5V；假设平均负载电流为2A；取50%裕量，输入输出必须达到18V、3A，MP1584最大输入电压为28V，最大电流输出5A，满足要求。
2.
DC/DC占空比为5V/12V=0.4167；假设最大负载电流为3A，则最大输入电流为Iout*D=3*0.4167=1.251A,续流二极管D1最大平均电流Id=Iout*（1-D）=3*0.5833=1.7499A;
DC/DC占空比为5V/12V=0.4167；假设最大负载电流为3A，则最大输入电流为Iout*D=3*0.4167=1.251A,续流二极管D1最大平均电流Id=Iout*（1-D）=3*0.5833=1.7499A;
3.
D1选取：耐压12V*150%=18V，平均连续电流1.75A，最大尖峰电流=Iout=3A，SK34满足要求；
D1选取：耐压12V*150%=18V，平均连续电流1.75A，最大尖峰电流=Iout=3A，SK34满足要求；
4.
C10：自举作用，要严格按照Datasheet要求取值，D33起辅助作用，电流小，对耐压亦无特殊要求，可省略；
C10：自举作用，要严格按照Datasheet要求取值，D33起辅助作用，电流小，对耐压亦无特殊要求，可省略；
5.
电感L1的选型：平均电感电流IL=Iout=2A，最大电感电流>3A，电感量计算比较复杂，请参考电源芯片datasheet;
电感L1的选型：平均电感电流IL=Iout=2A，最大电感电流>3A，电感量计算比较复杂，请参考电源芯片datasheet;
6.
C5：前馈作用，能起到拓宽闭环带宽的作用，可以提高电源芯片的瞬态输出能力，pF量级，这里不贴；
C5：前馈作用，能起到拓宽闭环带宽的作用，可以提高电源芯片的瞬态输出能力，pF量级，这里不贴；
7.
C11和R10：内部误差放大器输出端相位补偿，牺牲带宽使芯片系统趋于稳定；
C11和R10：内部误差放大器输出端相位补偿，牺牲带宽使芯片系统趋于稳定；
8.
R6和C6组成snubber,用于吸收DC/DC内部高侧MOS管打开关闭时带来的振铃，C6选得太大会降低电源效率，太小了起不到保护低侧开关的效果，一般取低侧开关等效电容的2倍；R6主要起阻尼作用，将谐振能量以热能形式快速消耗掉，一般为几Ω到数十Ω；
R6和C6组成snubber,用于吸收DC/DC内部高侧MOS管打开关闭时带来的振铃，C6选得太大会降低电源效率，太小了起不到保护低侧开关的效果，一般取低侧开关等效电容的2倍；R6主要起阻尼作用，将谐振能量以热能形式快速消耗掉，一般为几Ω到数十Ω；
9.
C1 C2 C3 C4不同量级的电容用于滤波，因为不同封装的电容ESL不一样，滤波频率不同。大封装的大电容ESL大，谐振频率低，小封装的小电容，自谐振频率高，使用3个以上不同量级不同封装的电容滤波，效果更好。此外，并联多个小容量的陶瓷电容使ESR更低，可以减小输出电源纹波。
C1 C2 C3 C4不同量级的电容用于滤波，因为不同封装的电容ESL不一样，滤波频率不同。大封装的大电容ESL大，谐振频率低，小封装的小电容，自谐振频率高，使用3个以上不同量级不同封装的电容滤波，效果更好。此外，并联多个小容量的陶瓷电容使ESR更低，可以减小输出电源纹波。
PCB布线设计要点
在讨论PCB布线之前先复习下感应电动势的概念：当导体周围的磁力线匝数产生变化时，导体两端将产生感应电压。感应电压E＝nΔΦ/Δt＝LΔI/Δt，L：电感系数，ΔI：变化电流，Δt：所用时间，ΔI/Δt：电流变化率。即当电流变化率一定时，感应电压与L成正比。开关电源在开关闭合与打开时，某个瞬间某些PCB走线的电流会瞬间停止（因为闭合回路断开了）。这就是DC/DC在LAYOUT时要注意的“关键走线”，在每个开关转换周期，这些关键走线都会产生很高的ΔI/Δt，由E=LΔI/Δt可知将产生严重的感应电压（噪声）。这些感应电压尖峰可能会导致控制单元失效，导致灾难性后果。因为负载电流确定，DC/DC各个分立元器件参数已经确定，所以ΔI/Δt已定，要想减小噪声电压，只能尽可能减小L，在这里L为回路自感，因为走线越长，电感越大，所以关键走线要尽量短。以下示意图标出了开关电源各种拓扑结构的关键走线：
开关电源芯片应用时LAYOUT设计要点：
1.
1.
磁珠FB5和跳点K1是在原理图设计阶段预留的，好处是在调试的时候可以方便测量验证输入输出电流大小，确保电路设计的可靠性，定版时可以去掉。
2.
2.
输入电容C8C9，续流二极管只在瞬间打开和关闭的情况之一下工作，有很高的ΔI/Δt，在BUCK电路中，这两者是最关键的，它们的布线应该尽量宽而短。所以要求靠近芯片摆放，使回路最小。并且两者接地要和芯片的地引脚通过平面连接在一起。如下图，高亮元器件为输入输出电容和续流二极管与芯片地的连接方式。
3.
输入输出电源路径在换层时要覆整块的铜箔走线，如上图中的FB5和跳点K1，还有芯片地引脚接到地平面的方式。换层的地方多打几个过孔，减小ESL，并且过孔与过孔之间的距离要大于过孔直径（减小过孔之间的互感，进一步降低ESL）。
4.
4.
如果功率电感L1是非屏蔽的，其正下方（图中网格部分）不要覆地，防止磁场干扰。
5.
5.
反馈回路采样电压，从输出电容的焊盘引出，绕开续流二极管和功率电感回到芯片FB引脚，不能从两者下面走线。
6.
6.
散热问题，根据需要在芯片正下方打热过孔到背面的开窗铜平面散热。如图中的焊盘9。
/1 
eetop公众号
创芯大讲堂
创芯人才网