日志

wire load model

已有 5312 次阅读| 2011-9-4 15:16 |个人分类:知识积累

During the synthesis, what type of wire load model are often used?
在综合时，除了用ZWLM（zero wire load model），或者不同K值的wire load model以外，还有一个基于物理位置（距离）的wire load model，在Cadence的RC中叫PLE（物理版图估计），Synopsys叫DC Ultra Topographical。

What types of delay model are used in digital design?
“NLDM，CCS，和ECSM”，还有一个现在基本不用了的--LDM。nldm（非线性负载模型）；CCS（synopsys）和ecsm（cadence）都是电流源模型，精细度更高，
这三种模型是对cell delay的计算方式的不同区分。

PVT（process voltage temperature）条件：
就是我们平时做时序分析的wcl、wc、lt、tc、ml等corner设置work condition。
一般情况下wcl下修复setup；lt下修复hold；ml下查看leakage。

详细的信息可以查看lib文件，希望有所帮助
~~（以上为ZZ）

一些基本概念请参见下一篇文章：静态时序分析基础知识准备