|
Quartus II 中Tsu/Tco 的约束方法
Tsu/Tco 在Quartus II 的报告中有两种不同含义.
管脚上的Tsu/Tco 分为以下三个部分.
前面提到:对FPGA 的管脚进行适当的Tco/Tsu 的时序约束,是至关重要的Timing 设计技巧.关键是在出了问题的时候,怎么去解决?
Quartus II 有四处可以对Tsu/Tco 进行约束.
1. 全局时序约束. 在Quartus II 中执行Assignments→Timing Setting 弹出如下界面.设计者可以根据系统Fmax 的要求去约束Tsu/Tco.
2. 执行Assignments→Assignment Editor 命令,得到如下界面.设计者可以根据本设计的要求,对输入/输出管脚设置Tsu/Tco 的约束;也可以约束内部触发器的Tsu/Tco 的值。(如下图所示)
3.执行Assignments→ Assignment Editor 命令,选择”All”或者”Logic Options”,对管脚进行Tsu/Tco 的约束.
在”To”选择对应的管脚,在Assignment Name 中选择”Fast Input Register”来约束Tsu,选择”Fast Output Register”来约束Tco. 这也是逻辑工程师通常说的: 为减少Tsu/Tco 的值,放到IOE 中.
3. 修改布线后的底层电路.
执行Processing→Compilation Report 命令. 在Resource Section→Input Pins/Output Pins 中选中对应的输入输出管脚(如下图所示).
执行Locate→Locate to Chip Editor 命令.得到如下界面.
选中的管脚在Chip Editor 中已经被HighLight(如上图所示). 双击Highlight 的的管脚,得到下图界面.
这里的参数就是该管脚在布线后所有的参数,并不是每个参数都可以修改.比如: 对LVDS 电平标准,Current Strength 就不能够修改等.对于LVTTL 电平标准,Current Strength就有2,4,8,16,24mA 可以修改.
设计者可以根据设计的需求来Enable 或者Disable Fast Input Register/Fast Output Register属性,可以修改输入管脚到逻辑阵列的延迟和输出管脚到逻辑阵列的延迟等.
修改完成后,这时不能够再编程工程,只需要执行Processing→Start→Start Assembler 更新编程sof 文件和pof 文件即可。