EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

njithjw的个人空间 https://blog.eetop.cn/505866 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

接口逻辑

已有 811 次阅读| 2012-2-11 23:43 |个人分类:FPGA_Verilog

接口逻辑的测试功能最好可以包括下面2点
1.发送固定数，PN序列，递增序列
2.数据采集功能
如果是源同步接口，需要对随路时钟进行检测，对跨时钟域的fifo的读写地址，读写冲突进行统计

收藏分享邀请举报

全部作者的其他最新日志

评论 (0 个评论)

njithjw

0
周排名
0
月排名
0
总排名
0
关注
2
粉丝
0
好友
0
获赞
17
评论
3513
访问数

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-15 08:15 , Processed in 0.026651 second(s), 15 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部